Allegro限制走线区域和元器件摆放区域

于 2024-06-07 16:49:20 发布
阅读量447 收藏 2
点赞数 3
分类专栏： Candence 文章标签： Allegro PCB 区域限制
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_72065741/article/details/139530516
版权

一、Line to Shape

当你的板框是线条形式时，先将线条闭合成shape，点击Shape–>Compose Shape,选择如下参数，再逐一选中分散线条，选择完毕右键Done即可
在这里插入图片描述
在这里插入图片描述

二、Z-Cope使用

点击Edit–>Z-Cope，选择如下参数，用框选的方式选板框的任意位置，即可出现离板框距离20mil的区域，ROUTE KEEPIN即为布线区域
在这里插入图片描述
在这里插入图片描述
同样的，元器件摆放区域也可这样进行操作
在这里插入图片描述
在这里插入图片描述

花果山圣僧
关注
专栏目录
Allegro如何设置走线禁布区操作指导
weixin_54787054的博客
12-06 3909
Allegro如何设置走线禁布区操作指导Allegro可以任意设置走线的禁布区，以下图为例，需要在两个pin中间设置一个所有层都不能走线的禁布区域 具体操作如下选择shape Add Rect命令 Option选择画在Route keepout-All层，type选择Static solid 鼠标移动到器件pad附近，右击会出现一个列表 选择Snap pick to-Pad Edge Vertex 抓取到pin的边缘，画出来一个禁布区 继续抓取另外一个pin的顶点 禁布做好的效果如下图 当任意走一层的走线穿
【PCB专题】Allegro设置禁止铺铜区域但仍可以走线和打过孔
一点硬件
06-02 1693
在PCB设计中我们有时候需要做一些净空区，但是净空区内有一些走线和过孔。如果使用Route Keepout画一个框的话，那是不允许走线和打过孔的，会报DRC。那么如何才能既禁止区域铺铜，又可以走线和打过孔不报DRC呢？
Allegro中设置让Route Keepout（禁止布线区）允许布线或打过孔的方法
宁静致远的博客
02-04 2798
Route Keepout即禁止布线区，通常会在绘制元件封装的时候就给元件画上的，目的在于让这个元件的这块区域不能走线或者不让走线碰到这块区域，否则就会显示DRC符号报错，只不过这个错误在Allegro软件中是黄色警告，不是红色错误。但有时候你这个元件得设置禁止布线区，同时你又必须要在上面走线，这种情况下这个DRC或许就分时候去选择需要和不需要了，举个例子：PCIE走线。如下图如图，当走线碰到禁止布线区的时候就会报DRC：Line to Route Keepout Spacing。
Cadence Allegro PCB设计88问解析(二十三) 之 Allegro中设置禁止走线打孔区域（添加Route keepout和Via keepout）
刘小同学的博客
12-09 4600
Route Keepout和Via Keepout是在PCB设计中经常遇到的两个概念，也就是禁止布线和打孔。一般我们在一些高速信号的连接器的焊盘下面会挖空，为了控制阻抗来参考第三层，这时就会在新建封装添加Route Keepout或者Via Keepout，焊盘的次表层就会自动避让铜皮。
Allegro中 禁止空白处走线的方法
qizhi321123的博客
12-24 738
1.执行Setup-User Preferences，弹出如下的对话框 2.选择Route-Connect-勾选acon_disable_nullnet_route即可，如图所示
allegro中网表的导入与器件放置
YprgDay的博客(Yuan make progress everyday)
05-06 3398
allegro中网表的导入与器件放置。
Allegro器件角度倾斜如何回正？
最新发布
bhxc809751502的博客
06-05 164
Allegro器件角度倾斜，坐标含有小数点调整为45度整数倍的方法。 或者刚开始器件需要非45度整数倍的角度，后又需要调整为整数倍的角度。
Allegro教程.pdf
10-24
之后，设计师将元器件摆放至电路板上，摆放时需考虑信号完整性、电源完整性、散热等因素，最终完成元器件的布局。 4. PCB布线 布线是将电路板上各个焊盘连接起来形成完整电路的过程。在Allegro中，布线前需设置PCB...
Allegro技巧----相同模块复用实现快速布局
sinat_15677011的博客
09-10 4609
使用Allegro软件进行PCB Layout设计时，当电路图中有很多路相同的模块，使用模块复用的的操作方法，可以显著提高工作效率，同时也可以使PCB布局在整体上显得美观。 如图，有8个相同的ADC采样电路模块，它们在原理图中的电路也是一样的，对于这多个相同的电路模块，如果一个个元器件布局很明显做了很多重复机械的劳动，效率低下；但是强大的Allegro软件早就考虑到了这点，只需要在PCB中做好其中的一个，则其余相同的模块通过复用的方式，可以快速完成，方便省事还美观。 具体步骤： 1.首先完成一个模块的PC
Cadence Allegro布线技巧
07-22
对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。
Cadence Allegro16.5使用技巧问题总结贴
阳光守望者Coder
03-31 7899
1.ALLEGRO 自动布线后,为直角调整成45度角走线:Route-Gloss-Parameters-Convertcorner to arc。 2.ALLEGRO系统菜单字体太小修改：Setup-User PreferencesEditor-Ui-Fonts-fontsize中Value改大点，默认12改为14就差不多了。 3.隐藏覆铜：Setup-User Preferences Edit...
Cadence Allegro自动放置所有元件图文教程及视频演示
fydar的博客
12-31 2616
有很多layout工程师都习惯于将所有的元件放入到PCB设计图纸里，然后再进行布局。本文简单介绍自动放置所有元件到PCB设计图纸的方法。
添加Route keepout（不允许布线区域）(Allegro)
weixin_39250196的博客
01-31 3155
2. 3.再用坐标画圆、定半径
cadence allegro 使用zcopy命令绘制禁止布线层
师范大学生的博客
09-02 7279
  在allegro中，使用route keepin层来划定电路板的电气元素的有效范围。在实际的pcb开发工程中，往往是由外形设计处提供一个外形规定文件（比如cad画的dxf文件等），然后电路工程师将外形规定文件导入pcb工程中。在上一篇文章cadence allegro导入dxf文件中使用outline层绘制了电路板的板框（外形）。但是很多情况下禁止布线区和板框并不相同，因此需要使用zcopy指令，根据板框绘制一个相应的route keepin层。            1.按上图所示，点击edit -
元器件放置到指定位置
filthyfrank的博客
05-05 2496
元器件放置到指定位置
allegro PCB规则
m0_63584051的博客
04-22 663
allegro PCB规则
Allegro如何给差分过孔添加禁布操作指导
weixin_54787054的博客
12-09 1662
Allegro支持给差分过孔添加禁布，让它避让周围的铜皮，具体操作如下。以下图两个过孔为例，需要做一个和via避让铜皮尺寸一样大的禁布。出现一个report，记住Radius是多少，比如17.02。移动到Via的位置，右击选择Snap Pick to via。鼠标移到孔附近，右击选择snap pick to Via。选择合并好的铜皮，加上Vias-Allowed属性。Command下方输入iy -17.02，回车。Command输入ix 17.02，回车。选择shape-merge shape。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值