问题描述:
IDE:Vivado 2020.2
在封装自定义IP的时候有可能会出现这两条警告,一条是关于时钟信号,另一条是复位信号
[IP_Flow 19-3157] Bus Interface ‘rst_n’: Bus parameter POLARITY is ACTIVE_LOW but port ‘rst_n’ is not *resetn - please double check the POLARITY setting.
[IP_Flow 19-5661] Bus Interface ‘clk’ does not have any bus interfaces associated with it.
原因分析:
两条警告的解释:
- rst_n信号的优先级是低,但是其没有连接到resetn(原文是 ‘rst_n’ 不是*resetn,这里感觉是没有连接到总线复位信号,见下文)
- clk信号没有任何一个总线接口(AXI)与其相连
这个警告是因为IP核打包器在设计中推断出了时钟端口或是复位端口。例如:如果信号名称包含以下任何一种:[ ]clk,[ ]clkin, [ ]clock[ ], [ ]aclk 或 [ ]aclkin,那么IP打包器就会为将其判断成为时钟接口。被自动判断出的接口,IP打包器会倾向于认为你使用AXI接口来处理这个信号,因为IP打包器工具主要是针对于AXI接口。
所以如果你的IP中并不使用AXI总线,这两条警告可以直接忽略,在实际的IP中不会有任何的影响。