超级会员免费看
前言
一直以来异步FIFO都是数字前端的心腹大患，今天的问题来到了，异步FIFO中跨异步走线的约束与影响。
异步FIFO结构
画了下异步FIFO的简图，橘色为写时钟域，蓝色为读时钟域，结构有以下几个核心点：
1.数据ram/mem置于写侧，读取时不进行跨异步直接进行数据选取；
2.写指针打三拍向读时钟域同步，在读时钟域进行“空”状态判定；
3.读指针打三拍向写时钟域同步，在写时钟域进行“满”状态判定；
本文探讨了异步FIFO中走线延时对系统性能的影响，包括wr_ptr走线太慢可能导致的读取不及时，wr_ptr与data走线速度差异引发的数据错误，以及rd_ptr走线太慢影响满状态判断。建议根据时钟关系和性能需求调整相应走线延时。
订阅专栏 解锁全文
扫一扫
1338
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
