1、Signal EM以及Via ladder/Via pillar 2、Resistance增大 3、SADP(Self-Aligned Double Pattern) 本文转自:7nm工艺中的后端设计挑战 - 知乎 (zhihu.com)