xilinx 7系列FPGA时钟篇

最新推荐文章于 2024-01-31 10:34:29 发布

piracymonk

最新推荐文章于 2024-01-31 10:34:29 发布

阅读量2.2k

点赞数 2

分类专栏： FPGA基础

原文链接：https://blog.csdn.net/XiaoQingCaiGeGe/article/details/84454524

版权

FPGA基础专栏收录该内容

1 篇文章 1 订阅

订阅专栏

时钟结构简介：

说起xilinx的FPGA时钟结构，7系列FPGA的时钟结构和前面几个系列的时钟结构有了很大的区别，7系列的时钟结构如图1所示，理解了这张图，咱们就对七系列的FPGA时钟结构了如指掌，下面咱们就聊聊这张图：

1，Clock Region：FPGA内部分成了很多个时钟区域。

2，Horizontal Center：FPGA被Horizontal Center分成上下两个部分，每个部分包含16个BUFG。

3，Clock Backbone：全局时钟线的主干道，将FPGA分成了左右两部分，所有的全局时钟布线均要从此经过。

4，HROW：水平时钟线，从水平方向贯穿每个时钟区域的中心区域，将时钟区域分成上下完全一致的两部分。全局时钟线进入每个时钟区域的逻辑资源时，必须经过水平时钟线。

5，I/O Column：外部信号/时钟输入管脚。

6，CMT Backbone：对于相邻时钟区域的时钟布线，可以不使用珍贵的全局时钟网络，而使用每个时钟区域都包含的CMT Backbone通道。

7，CMT Column：每个时钟区域都包含一个CMT，一个CMT由一个MMCM和一个PLL组成。

8，GT Column：内含高速串行收发器。

总结来说，FPGA实际上就是被分成很多个大小一样时钟区域，每个时钟区域既可单独工作又可通过全局时钟Clock BackBone统一工作，同时水平相邻的时钟区域又可通过HROW来统一工作，上下相邻的时钟区域又可通过CMT Backbone统一工作。
————————————————

时钟区域简介

咱们介绍了7系列FPGA的整体时钟架构，知道了FPGA是由很多个时钟区域组成，时钟区域之间可以通过Clock Backbone 和CMT Backbone来统一工作。本篇咱们就说一下时钟区域的内部结构，如图1所示的虚线框内即为一个时钟区域：

1，BUFG即为全局时钟缓冲器，从图上看到，其输出时钟通过Clock
Backbone可以到达任意一个时钟区域，而且BUFG通过HROW到达时钟区域内部的每个逻辑单元。

2，BUFH即为水平时钟缓冲器，它相当于一个功能受限的BUFG，其输出时钟只能通过HROW在左右相邻的时钟区域内工作。

3，BUFIO即为IO时钟缓冲器，其输出时钟只能作用在一个时钟区域的IO寄存器处，无法在FPGA内部逻辑使用。

4，BUFR即为区域时钟缓冲器，其输出只能作用在一个时钟区域，相当于BUFH的阉割版。

5，BUFMR即为多区域时钟缓冲器，其输出作用在本时钟区域，还可以通过CMT Backbone作用在上下相邻两个时钟区域。

6，MMCM、PLL即时钟管理模块，用来消除时钟的延迟、抖动以及产生各种不同频率的时钟。

7，CC即为外部时钟输入管脚，其管脚在内部可以连接到BUFG、BUFR、BUFIO、BUFH、MMCM、PLL等，看具体的应用具体连接。下图所示为更为细致的CC管脚连接图。一个时钟区域有4对CC管脚，其中2对SRCC，2对MRCC。SRCC作为区域时钟使用时，只能连接本时钟区域的BUFR和BUFIO。而MRCC则还可以通过BUFMR作用在上下相邻的时钟区域。

时钟操作法则

本篇咱们接着介绍如何实际操作时钟。不说其它的，直接先上两张图，大家如果能看懂这两张图，那么就不用浪费时间看我接下来的废话了。。。。。

1，MRCC：被外部差分/单端时钟驱动；可以驱动本时钟区域的4个BUFIO、4个BUFR、2个BUFMR、本时钟区域的CMT以及上下相邻时钟区域的CMT、16个BUFG、本时钟区域以及水平相邻时钟区域的BUFH。

2，SRCC：和MRCC类似，但只作用在本时钟区域；其被外部差分/单端时钟驱动；可以驱动本时钟区域的4个BUFIO、4个BUFR、本时钟区域的CMT以及上下相邻时钟区域的CMT、16个BUFG、本时钟区域以及水平相邻时钟区域的BUFH。

3，BUFIO：在相同的时钟区域内，其可以被MRCC、SRCC、MMCM的CLKOUT0~3、CLKFBOUT驱动，还可以被本时钟区域以及上下相邻区域的BUFMR驱动；其只能驱动本时钟区域内的ILOGIC、OLOGIC。

4，BUFR：在相同时钟区域内，其可以被MRCC、SRCC、MMCM的CLKOUT0~3、CLKFBOUT驱动，还可以被本时钟区域以及上下相邻区域的BUFMR驱动；其能驱动本时钟区域内的CMT、本时钟区域内所有逻辑单元、以及16个BUFG（不推荐）。

5，BUFMR：其只能被本时钟区域的MRCC以及某些GT时钟驱动；其能驱动本时钟区域以及上下相邻区域的BUFIO、BUFR。

6，BUFG：其能被每个时钟区域内的SRCC、MRCC、CMT、GT、BUFR（不推荐）、其他BUFG；其可以驱动CMT、GT时钟、其他BUFG、FPGA内任何逻辑单元、BUFH。

7，BUFH：其能被本时钟区域以及左右相邻时钟区域内的SRCC、MRCC、CMT、BUFG、GT时钟驱动；其能驱动本时钟区域的CMT、GT时钟、以及本时钟区域内的所有逻辑单元。

8，GT时钟之RXUSERCLK、TXUSERCLK：其能被任何BUFG、以及本时钟区域内的BUFH驱动;其只能驱动专用的串行收发器模块。

9，GT时钟之RXOUTCLK、TXOUTCLK：其被专用的串行收发器模块驱动；其能驱动BUFG、相同时钟区域内的CMT、BUFMR、BUFH以及相邻时钟区域内的BUFH。

10，MGTREFCLK：其被外部MGT时钟源驱动；其能驱动BUFG、相同时钟区域内的CMT、BUFMR、BUFH以及相邻时钟区域内的BUFH。

11，CMT（PLL&MMCM）：其能被BUFG、SRCC（本时钟区域以及上下相邻时钟区域）、MRCC（本时钟区域以及上下相邻时钟区域）、GT（本时钟区域）、BUFR（本时钟区域或者上下相邻时钟区域加上BUFMR）、BUFMR、MMCM/PLL.CLKOUT0~3驱动；其能驱动BUFG、相同时钟区域内的BUFIO、BUFR、BUFH以及水平相邻的时钟区域的BUFH、MMCM/PLL。

咱们需要用的到时钟单元以及用法都在上面完整列出了（没有列出配置时钟，配置时钟不需要咱们操作），需要使用的时候就可以按照上述的方式来操作时钟。这样是不是使用起来很方便呢？

顺便提一下，CMT即MMCM和PLL很重要，基本上咱们在使用FPGA时，外部输入时钟都需要先用CMT进行校正、去抖、分频等，其输出时钟才能被咱们使用。所以下一篇咱们就单独说一下CMT这个时钟模块之中的重中之重！

CMT简介

每个靠谱的FPGA应用里都应该用到CMT模块。

在7系列FPGA里，每一个时钟区域对应一个CMT（clock management tile），CMT由1个MMCM（mixed-mode
clock manager）和1个PLL（phase-locked loop）组成，如图1所示为其输入/输出连接图。

MMCM、PLL的功能可以总结为3点：

（1）
频率综合：将外部输入的固定频率时钟调理成多路可调节频率的时钟。

（2）
去抖动（百度时钟抖动的含义，这里不具体介绍）。

（3）
去偏斜（百度时钟抖动的含义，这里不具体介绍）。

咱们这里强调下，7系列FPGA里的PLL只是MMCM的功能子集。这里咱们先介绍MMCM，如图2所示为其结构框图：

上图咱们一目了然，MMCM有2个时钟输入，使用时任选1路即可，输入时钟经过PFD（phase-frequency detector），CP（charge pump），LF（loop filter）后产生一定幅度的电压输入到VCO，VCO产生频率与输入电压幅度成比例的高频时钟，再被除以M倍并反馈到PFD。因此VCO的输出频率是一个稳定的、输入频率M倍的高频时钟，该时钟除以不同的倍数（用户可调）即可输出时钟clkout0clkout6。另外第0路输出和反馈输出是可以被分数除法，且第0路第3路提供反相180度的输出，VCO的输出还可以精确调整相位，这是7系列FPGA特有的。

咱们再看PLL的结构，如图3所示：