大话芯片设计流程

芯片设计流程是个很基础的话题，网上一搜一大堆文章，但大都讲的比较晦涩。由于没有切身的体会，没有完整的走过一遍芯片设计流程，所以刚入行的朋友们读起来会显得比较抽象，很难理解。本文把芯片设计流程比作盖大楼，试着用通俗易懂的方式让刚入行的朋友对芯片设计流程有一个直观的感受。

废话不多说，设计流程我们先来一张图：

规格制定是第一步，也是芯片设计的要考虑的做什么芯片，实现哪些功能，哪些参数是此款芯片的卖点等等，例如做一款手机芯片，第一步要考虑我们要做的是手机芯片，实现通信功能，拍照功能，高清显示功能等等；用盖大楼、开发商开发楼盘做比喻就是：在哪建大楼，盖什么样的大楼，大楼建好卖给谁等等。

第二步是详细设计，这里要确定芯片的具体实现：要确定CPU规格，具体封装，多少个IO，功耗多少，芯片的架构设计等等；用盖楼做比喻，在这一步要确定大楼盖多少层，地上多少层，地下多少层，消防达到什么级别，户型做成什么样等。

第三步是数字/模拟电路实现（RTL实现，模拟电路设计），这一步是芯片设计中的重头戏，我们通常说的做芯片就是做细节，细节设计都体现在这一步；这一步包含：RTL设计实现，购买的IP集成，数模混合设计等等；在盖大楼的这步就是搬砖，和泥，砌砖，绑钢筋，水泥浇筑，一层层的实现大楼封顶的目标。

第四步是仿真验证，前面的电路设计实现的质量怎么样？有没有bug，能否达到芯片所要实现的功能目标，性能目标，这一步就很重要，仿真如果发现bug，会反馈给设计；甚至发现架构上的不合理，都需要改芯片架构（曾经某芯公司因为芯片架构不合理，设计流程已经到了后端布局布线的阶段，整个芯片架构全部推到从来了；直接导致设计团队信心崩溃，大范围离职）。如果用盖大楼做比喻，在这一步就相当于是工地的监理检查工程质量，大楼的钢筋使用是否合格，水泥浇筑是否合理，预留消防通道是否达标等等，如果没有达到国家标准，监理会督促施工单位重新施工。

第五步是综合/静态时序分析，现在的设计都是工具加设计语言实现，但是最终芯片是一个个晶体管组成的，那就要有一步来实现设计语言到晶体管的转化，这个转化就在这一步实现；转化的过程就叫做综合，转化的质量怎么样？毕竟设计语言是比较理想化的模型，具体到晶体管级别能否实现时序收敛（晶体管能否满足芯片运行速度需求等），都在这一步实现；如果这一步发现时序无法收敛，芯片运行速度不达标，也需要反馈给设计人员来修改设计。这一步就像是大楼的设计图纸到大楼物理实现的过程，只不过大楼的图纸实现是靠工人绑钢筋，浇注机浇筑水泥，工人搬砖和泥砌砖等。

第六步是后端实现(布局布线)，第五步实现理想化的设计语言到晶体管的实现，但是具体在芯片中的晶体管还需要后端工作人员把晶体管一个个的摆放到四四方方的芯片上（毕竟第五步的晶体管是不考虑摆放位置的）；同样这一步如果实现人员发现设计不合理，也需要反馈给设计人员来修改设计。在大楼建设中，这一步就相当于砌砖时砖块怎么摆，横着，还是竖着，反正怎么好来怎么来（如何能更好的实现时序收敛），只要符合国家标准。

第七和第八步是时序分析和时序仿真（也叫后仿真），在第六步结束后，会进行时序分析，检查布局布线后的时序是否满足芯片要求，速度能否达标，和前面的步骤一样，这一步也需要后端工作人员和设计人员协同合作，如果发现时序无法收敛，设计可能修改设计；如果最终时序收敛了，会进行时序仿真，以检查时序是否真的过关了，约束是否合理且正确，如果仿真发现问题，同样需要设计人员修改设计。对应大楼建设的这个阶段，监理默默地戴上白色安全帽，手拿卷尺走进了工地。没错，这一步又是监理监督检查施工单位施工是否符合国家规范，是否满足甲方要求等等。

走到第九步，我们离胜利就很近了，这一步是物理版图验证；后端工作人员会验证版图实现是否合理，是否满足代工厂的要求等等。大楼建到这一步，监理再次来到工地，和甲方一起来验收，接收施工单位最后完成的建设。

芯片设计是一项复杂工作，涉及很多专业知识的领域。在整个设计过程中，有时分工并没有那么明确，而且各个阶段的工作人员都是随时配合来完成的，每一步并没有非常清晰的划分。本文用盖大楼来比喻仅是为了刚入行的朋友们更好的理解芯片设计的整个流程，对整个流程有一个比较直观的感受。仅仅希望能帮刚入行的朋友，或者想入行的朋友，对芯片设计流程有一个直观的认识。

分享更多内容关注WX公众号：IC蓝皮匠

原创链接：https://mp.weixin.qq.com/s/jK9_8_YBDaKeVSB9szQP_w