#systemverilog#进程控制问题#（二）终止进程

已于 2023-07-15 21:20:37 修改
阅读量320 收藏 1
点赞数
分类专栏： SystemVerilog 语言编程 文章标签： systemverilog SV进程控制问题
于 2023-07-07 22:06:05 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_16423857/article/details/131604916
版权
本文详细介绍了SystemVerilog中进程控制的关键字，包括如何终止进程、wait_order的顺序等待机制、wait_fork的使用以及disable_fork的影响范围。通过实例分析，解释了各种关键字的工作原理和潜在陷阱，帮助读者理解和避免在使用过程中可能出现的问题。
摘要由CSDN通过智能技术生成

二  线程的终止

2.1 命名块 + diable

Block，也就是语句块，SystemVerilog提供了两种类型的语句块，分别是begin…end为代表的顺序语句块，还有以fork…join为代表的并发语句块。

这两种block都是工程项目中常用的block，但是，大家可能都不知道block也是可以命名的，就像我们每个人的名字一样，名字是我们每个人的一个标识。

通过这个标识，我们可以访问block中的变量、parameter等。

上图中，initial begin…end中有两个named block，分别为顺序执行的b１和并发执行的b２。我们可以通过在block的开头和结束编写上标识名，也可以只在开头进行编写；如果是在block的开头和结束都有对应的标识名，则这两标识名必须相同，否则会编译报错。我们还可以看到，int类型的变量和parameter的作用范围

了解本专栏 订阅专栏 解锁全文 超级会员免费看
那么菜
关注
专栏目录
订阅专栏
#systemverilog#进程控制问题#（一）发起进程
那么菜的博客
05-18 2576
对于systemverilog而言，对进程和线程的定义和解析，可以说不是很明了。以至于很多书籍论坛，没有统一的称呼。至少，对于SV而言，我们可以不去做进程和线程的区分。对此这里，统一理解为线程。
SystemVerilog语言简介(二)
12-09
SystemVerilog通过使用typedef提供了一种方法来定义新的数据类型，这一点与C语言类似。用户定义的类型可以与其它数据类型一样地使用在声明当中。例如： typedef unsigned int uint; uint a, b; 一个用户定义的数据...
systemverilog中进程管理-2-线程的停止
Alfred的博客
10-31 2879
你需要在测试平台中创建线程，也会需要停止线程。 verilog中的disable语句可以用于停止systemverilog中的线程。 SystemVerilog提供了两大类process的控制方式，分别为wait和disable。 disable语句常用的多种方式包括：disable block_name、disable task_name和disable fork等，调用disable语句将会终止指定的进程。 1.利用disable block_name停止一个线程 initial begin beg
system verilog 处理子进程（关闭/等待/跳转）
踩坑记录
09-15 2310
如何关闭 fork 里某个子进程?disable语句可以用在task或者块中去终止指定的task或块，包括终止disable语句所在的块或者task。disable也可以用在function中去终止task或者块，但不能用于终止function。当在function中用dsiable语句终止了一个task或者块，而这个task或者块刚好又是这个function的caller，这种情况的结果是未知的。方法：给每个begin end块起个名字，然后就可以在该begin end中关闭该子进程。
（09）System Verilog 父类与子类成员变量同名冲突
m0_46498597的博客
12-12 981
（09）System Verilog 父类与子类成员变量同名冲突 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog 父类与子类成员变量同名冲突 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
Xilinx MIG IP核app_wdf_rdy信号一直为低
m0_46498597的博客
12-16 3080
1.1 Xilinx MIG IP核app_wdf_rdy信号一直为低 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx MIG IP核app_wdf_rdy信号一直为低； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）
systemverilog assertion handbook
10-23
SystemVerilog断言手册 SystemVerilog Assertions Handbook 是一本专注于SystemVerilog断言的书籍，主要涉及用于形式验证和动态验证的技术。这本书由VhdlCohen Publishing出版，作者对SystemVerilog断言在设计验证...
IEEE 1800-2023 SystemVerilog新版本
最新发布
03-21
### IEEE 1800-2023 SystemVerilog新版本详解 #### 一、标准概述 2024年3月初，在美国硅谷举办的DVCon2024上，IEEE-SA（IEEE标准协会）与Accellera组织联合宣布：IEEE 1800-2023 SystemVerilog语言参考手册可以...
systemVerilog 第二版原版.zip
07-12
本资料"systemVerilog 第二版原版.zip"包含了深入学习SystemVerilog的详细内容。 SystemVerilog的验证体系构建在面向对象编程、约束随机化和行为建模的基础上，为验证工程师提供了强大的工具。下面我们将详细探讨其...
linux ctags systemverilog 配置文件 language
08-09
linux环境中ctags的配置文件，ctags默认不支持systemverilog，有大神开发了相关language配置，使的ctags可以通过用户配置支持生成sv的ctags，在linux环境中，~/目录下新建.ctags文件，把此文件内容贴入即可完成 ...
systemverilog语法（七）
南国之邱
02-12 1万+
十七、线程 线程的量级比进程小，其代码和存储区可共享，而且所消耗的资源比典型的进程小的多。 1、 线程的使用 1） begin ••••end顺序执行、fork•••join并行执行 2） fork•••join、fork•••join_none、fork••••join_any的区别 注意：1）fork•••join_none块后的那个语句执行早于fork_none内的任何语
system verilog中不可不小心的陷阱
anpingbo的专栏
09-09 1万+
任务和函数（task and function） 任务可以调用函数以及其他任务，但是函数不可以调用任务。在verilog中函数必须有返回值，但是在system verilog中扩展了函数功能，其可以返回空，即void。同时task参数列表可以表示为类似C的形式，用括号括起来，如： task test(input logic a, input reg[5:0]b, output logic c);任
systemverilog点滴
06-11 811
数据类型 l       合并数组和非合并数组 1）合并数组： 存储方式是连续的，中间没有闲置空间。 例如，32bit的寄存器，可以看成是4个8bit的数据，或者也可以看成是1个32bit的数据。 表示方法： 数组大小和位，必须在变量名前指定，数组大小必须是【msb：lsb】 Bit[3:0] [7:0] bytes   ；   2）二维数组和合并数组识别： 合并数组：
systemverilog语法（六）
热门推荐
南国之邱
02-11 3万+
十六、随机化 通过随机化可以通过利用CPU的时间来换取人工检查的时间，提高效率，提供足够的激励。 采用受约束的随机测试法（CRT）产生测试集：使用随机的数据流为DUT产生输入的测试代码。改变伪随机数发生器（PRNG）的种子（seed）。 一般会在测试设计时考虑设计规范的边界处，甚至测试设计规范之外的行为。 1、 简单的随机变量的简单类 例： Randc表示周期随机性，即所有的
systemverilog语法（八）
南国之邱
02-12 3050
十九、面向对象编程的高级技巧 继承：允许从一个现存的类得到一个新的类并共享其变量和子程序。原始类被称为基类或者超类，而新类因为扩展了基类的功能，被称为扩展类。 OOP真正强大的地方在于它可以使你继承现有类。 1、例：事务基类 扩展类： 将类中的子程序定义成虚拟的，这样 它就可以在扩展类中重新定义，这一点适用于所有的任务和函数，除了new函数。 OOP中类的变量称为属性，而任务
#systemverilog# 关于随机约束之 soft 关键字
那么菜的博客
11-28 6709
普通约束称为硬约束，因为求解器必须始终满足它们。如果求解器找不到解决方案，则随机化将失败。但是，声明为软约束可以使求解器具有一定的灵活性，如果存在其他相互矛盾的约束（硬约束或优先级较高的软约束），则需要满足该约束。软约束用于为随机变量指定默认值和分布。
#systemverilog# 关于关键字 “randc” 的几点理解
那么菜的博客
12-04 3189
芯片验证中，我们经常用randc 去随机化一个变量，究竟randc 如何实现周期性赋值的？ 自己做了一个小实验，去验证randc的工作机制，发现：并没有取得实际预期的结果。请大神帮忙解答一下，感谢~~~ 绿皮书中，有这样有段描述： “randc 变量，表示周期随机性，即所有可能的值都被赋过之后随机值才可能重复。注意：周期性是单一变量的周期性，例如有8个元素的randc数组就会有8种不同的周期。” 个人比较菜，没有深刻理解含义。嘿嘿~ 修改程序之后，运行，得到预取效果如下： 个..
#systemverilog# 关于随机约束之 randcase/endcase关键字
那么菜的博客
12-04 2737
前言： 有时，我们遇到一些情况，我们希望求解器从众多语句中随机选择一个。 关键字randcase引入了一个case语句，该语句随机选择其分支之一。 案例项目表达式是正整数值，代表与每个项目相关的权重。 选择某项商品的可能性由该商品的权重除以所有权重之和得出。 语法： randcase item : statement; ... endcase 例1： 所有权重的总和为9，因此选择第一个分支的概率为1/9或11.11％，选择第二个分支的概率为5/9或55.56％，选择最后一个分支
#systemverilog# $test$plusargs与$value$plusargs 的使用
那么菜的博客
01-26 2674
1、$test$plusargs(string) 在对verilog代码进行编译时，我们会在代码中引入`ifdef, `elsif, `endif等条件编译指令，然后在编译时指定宏来对编译代码范围进行控制。系统函数$test$plusargs的目的就是用来替换这些条件编译指令的。 在使用时，该函数会判断参数string是否定义，从而返回0或非0。VCS User Guide上例子如下： initial if ($test$plusargs("postprocess")) ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

那么菜

你的鼓励和批评是我最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值