#systemverilog#进程控制问题#（一）发起进程

已于 2023-07-07 22:09:16 修改
阅读量2.4k 收藏 54
点赞数 4
分类专栏： SystemVerilog 语言编程 文章标签： systemverilog SV进程控制问题
于 2021-05-18 14:32:13 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_16423857/article/details/116982061
版权

目录

背景须知

一、线程（thread）

块语法

程序、模块

线程

二、线程的发起

方式１：initial 关键字发起

方式２：final 关键字发起

方式3：always/always_comb/always_latch/always_ff

方式4：each dynamic process

方式5：fork...join/join_any/join_none:   能够从它的每一个并行语句中产生并发进程。

零  背景须知

Process，也就是进程，它是资源分配的最小单位。

Thread，也就是线程，它是cpu调度的最小单位。

对于systemverilog而言，对进程和线程的定义和解析，可以说不是很明了。以至于很多书籍论坛，没有统一的称呼。至少，对于SV而言，我们可以不去做进程和线程的区分。对此这里，统一理解为线程。

一  线程（thread）

1.1  块语法规则

语句块：用来将多个语句包裹在一起，使得他们在语法上好像一个语句一样。

  • 顺序块：语句置于关键字begin和end之间，块中的语句以顺序方式执行（顺序块语句）
  • 并行块：关键字fork...join/join_any/join_none之间的是（并行块语句）块中语句并行执行

命名块：

了解本专栏 订阅专栏 解锁全文 超级会员免费看
那么菜
关注
  • 4
    点赞
  • 踩
  • 54
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论
专栏目录
订阅专栏
#systemverilog# SV验证语言的数据类型总结
那么菜的博客
05-28 471
typedef语句可以用来创建新的类型，可以把parameter和typedef语句放到一个程序包package里，以使它们能被整个设计和测试平台所共用，用户自定义的最有用的类型是双状态的32比特的无符号整数，在测试平台中，很多数值都是正整数，例如字段长度或事务次数，所以把对uint的定义放到通用定义程序包中，这样就可以在仿真程序的任何地方使用它。
《SystemVerilog验证测试平台编写指南》学习笔记-接口
dinghj3的博客
05-08 1060
学习笔记第四章 连接设计和测试平台接口 第四章 连接设计和测试平台 接口 勘误：
systemverilog学习 ---- 进程
weixin_45614076的博客
08-08 329
systemverilog学习 ---- 进程
Verilog十大基本功0（阻塞赋值与非阻塞赋值）
luoganttcc的博客
11-22 443
阻塞与非阻塞赋值是 Verilog 语言中最基本的部分，也是让大部分 Verilog 新手最困惑的地方。关于阻塞与非阻塞的著作文章可谓汗牛充栋，这些文章对阻塞与非阻塞赋值的原理进行了非常详细的讲解，但新手读了之后依然有种似懂非懂的感觉，编码过程中一如既往的犯错。所以，本文的目的立足于提供一种实用化的解决方案，用最简单的语言和形象的类比让新手能够一目了然的明白正确的编码方式以及相应的电路行为逻辑，关于仿真细节的讲解不是本文重点，需要了解更多细节的朋友可以参考文后列举的参考文献。
你的 disable fork 用的对吗？
zyj0oo0的博客
09-06 1859
我们先来看一段代码： timescale 1ns/1ps; task jobs（）; fork begin #10; $display("delay 10ns"); end begin #20; $display("delay 20ns"); end join_any disable_fork endtask
SystemVerilog语言简介(一)
12-09
SystemVerilog语言简介(一) 1. 接口（Interface） Verilog模块之间的连接是通过模块端口进行的。为了给组成设计的各个模块定义端口，我们必须对期望的硬件设计有一个详细的认识。不幸的是，在设计的早期，我们很难...
systemverilog中struct和union的一种用法
08-02
SystemVerilog 是一款功能强大的硬件描述语言，广泛应用于 FPGA 和 ASIC 设计中。其中，struct 和 union 是两种常用的数据结构，它们可以用来组织和存储数据。本文将介绍 SystemVerilog 中 struct 和 union 的应用，...
systemverilog assertion handbook
最新发布
10-23
如书名，关于assertion的书籍
一个牛人的Systemverilog总结.pdf
06-20
一个牛人的Systemverilog总结.pdf一个牛人的Systemverilog总结.pdf一个牛人的Systemverilog总结.pdf一个牛人的Systemverilog总结.pdf一个牛人的Systemverilog总结.pdf一个牛人的Systemverilog总结.pdf一个牛人的...
systemverilog语法练习
11-28
SystemVerilog是一种高级的硬件描述语言，广泛应用于系统级验证，是集成电路设计中不可或缺的一部分。本练习集旨在帮助新手快速入门并熟练掌握SystemVerilog（SV）语法，通过三个逐步进阶的小实验，让学习者在实践中...
System Verilog与verilog的对比
04-20
system verilog与verilog的区别，也讲了开发时的注意事项
SystemVerilog学习整理——数据类型
lizhao_yang_的博客
11-30 5531
目录 1、SystemVerilog——数据类型 1.1内建数据类型（四值逻辑和二值逻辑） 1.1.1逻辑类型 1.1.2符号类型 1.1.3类型转换 1.1.4流操作符 1.2定宽数组 1.2.1一维定宽数组 1.2.2常量数组 1.2.3多维数组 1.2.4数组的基本操作for和foreach 1.3 动态数组 1.4队列 1.5关联数组 1.6数组的方法 1.6.1数组直接赋值 1.6.2数组大小返回 1.6.3数组运算方法 1.6.4数组排序方法 1.6.5.
#systemverilog# 之 泛型类、参数化类
那么菜的博客
02-15 766
和BlueSpec和Chisel等等高级硬件语言相比，SystemVerilog缺乏对硬件模块（module）的泛型定义。或者说，SystemVerilog还不能将module对待成class从而实现对module的继承。SystemVerilog的泛型支持依赖于参数（parameter）,但是长久以来parameter本身必须是以一个编译时可求值的常数（SystemVerilog已经支持浮点数的参数）。但是现在，SystemVerilog看来已经开始支持类型parameter，这绝对是个好事。如果参数可以
Verilog中#的使用与理解
evayao95的博客
05-13 10000
我在verilog中test_bench中遇到这样的问题，记录一下。 timescale 1ns / 1ps 基本知识：1ns=1000ps 含义为：时延单位为1ns，时延精度为1ps。 简而言之，前面是总时间，后面是每个单元的时间间隔。 #的使用 #是延时的意思，跟timescale中的时延单位有关。 `timescale 1ns / 1ps module top_add5_tb( ); reg a=0; reg b=0; wire c; top_add5 top
在verilog中#的用法
kebu12345678的博客
06-04 4万+
# 是延迟的意思，井号后面数字是延迟的数量，延迟的单位由`timescale控制比如有：`timescale 1ns/1ps 意思就是时间单位为1ns，精度是1ps那么，#10.5 就是延迟10.5ns的意思在同步时序数字逻辑电路的verilog代码中，不能加入“#”进行延迟，这不是代码编写阶段能决定的...
system verilog
timewh的专栏
07-05 1909
SystemVerilog语言简介 SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE 1364-2001 Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型、结构、压缩和非压缩数组、 接口、断言等等，这些都使得SystemVerilog在一个更高的抽象层次上提高了设计建模的能力。SystemVerilog由Accellera开发，它主要定位在芯片的实现和验证流程上，并为系统级的设计流程提供了强大的连接能力。下面我们从几个方面对SystemVeril
#systemverilog# 关键字之 `define macros 学习笔记（2）
那么菜的博客
01-27 566
在#systemverilog# 关键字之 `define macros 学习笔记（1）中，我们学习了三种systerverilog 的用法，觉得还挺有意思的。今天，我们来讲一下实际中经常用到的具体用途。 在实际编写大型验证平台过程中，我们会遇到各种比较复杂的层次结构问题。比如：test_top.dut.A.B.C.D.E.F 等。如果这个层级结构比较长的话，很不方便我们去维护，容易出错，降低debug 效率。 通常，我们会封装一个带有宏参数的宏，来简化复杂性。 如下面的例子： 顶层：tb_top
SystemVerilog语法知识
Guchen666的博客
10-26 5663
目录Q：logic和wire、reg的区别Q：数组、队列的常用方法Q：program 和 module 的区别Q：为什么program中不允许使用always块？Q：fork...join创建线程Q：线程间通信事件——实现线程的同步旗语——实现对同一资源的访问控制信箱——实现线程间信息的传递Q：DPI传入类型？ Q：logic和wire、reg的区别 Verilog中 wire 和 reg 的区别： wire表示导线结构，reg表示存储结构。 wire使用assign赋值，reg赋值定义在always、i
verilog中的fork...join用法
热门推荐
edward_zcl的博客
08-25 5万+
这句话通常使用在验证之中，也就是常说的system verilog(SV)，写在testbench，不可综合。如果在功能代码中这样写进程，或者显示的写延时语句是没有用的，只能用于功能查看，无法综合这些指定的内容。但是功能代码中常常使用阻塞与非阻塞进行流水线设计，以及多个模块的并行。像testbench中还通常会有任务task，函数func，打印，以及其他特殊约束或者规则等。 总之，verilo...
用systemverilog写一个UART验证平台
09-12
### 回答1： 以下是一个简单的UART验证平台，使用SystemVerilog语言编写。该平台包括一个测试模块和一个DUT（Design Under Test）模块，其中DUT模块实现了UART接口。 ``` interface uart_if ( input logic clk, input logic rst_n, input logic rx, output logic tx ); // UART接口信号 modport dut ( input rx, output tx ); endinterface module uart_dut ( uart_if.dut uart ); // UART接口实现 logic rx_buf; logic tx_buf; logic [2:0] state; always_ff @(posedge uart.clk) begin if (!uart.rst_n) begin state <= 3&#39;b000; tx_buf <= 1&#39;b1; end else begin case (state) 3&#39;b000: begin if (!uart.rx) begin rx_buf <= 1&#39;b0; state <= 3&#39;b001; end end 3&#39;b001: begin rx_buf <= uart.rx; state <= 3&#39;b010; end 3&#39;b010: begin tx_buf <= rx_buf; state <= 3&#39;b011; end 3&#39;b011: begin uart.tx <= tx_buf; state <= 3&#39;b000; end endcase end end endmodule module uart_tb; // 时钟和复位信号 logic clk; logic rst_n; always #5 clk = ~clk; // UART接口实例化 uart_if uart_inst ( .clk(clk), .rst_n(rst_n), .rx(rx), .tx(tx) ); // DUT实例化 uart_dut dut_inst ( .uart(uart_inst) ); // 输入和输出信号 logic rx; logic tx; // 测试模块 initial begin #10 rst_n = 1&#39;b0; #10 rst_n = 1&#39;b1; rx = 1&#39;b0; #10 rx = 1&#39;b1; #10 rx = 1&#39;b0; #10 rx = 1&#39;b1; #10 rx = 1&#39;b0; #10 rx = 1&#39;b1; #10 rx = 1&#39;b0; #10 rx = 1&#39;b1; #10 rx = 1&#39;b0; #10 rx = 1&#39;b1; #10 rx = 1&#39;b0; #10 rx = 1&#39;b1; #10 rx = 1&#39;b0; #10 rx = 1&#39;b1; #10 rx = 1&#39;b0; #10 rx = 1&#39;b1; #10 rx = 1&#39;b0; #10 rx = 1&#39;b1; #10 rx = 1&#39;b0; #10 $finish; end endmodule ``` 在该平台中，DUT模块实现了基本的UART接口，并使用状态机来控制数据传输。测试模块在时钟的作用下，通过连续的数据输入来测试DUT模块的功能。可以通过添加不同的测试用例来进一步验证UART接口的正确性。 ### 回答2： SystemVerilog 是一种硬件描述语言，用于设计和验证数字系统。使用 SystemVerilog 来编写一个 UART 验证平台可以通过以下步骤进行： 1. 首先，定义需要验证的 UART 模块的接口。UART 是一种通信协议，包括数据线、时钟、使能信号和其他控制信号。定义这些接口信号以便与设计的UART模块进行通信。 2. 编写一个测试台模块，用于产生有效的输入序列，以验证设计的UART模块的功能。测试台模块可以通过创建周期性的数据输入和控制信号来模拟UART通信。例如，可以生成随机的数据位和控制信号，然后将其传递给设计的UART模块。 3. 在测试台模块中，可以使用 SystemVerilog 的自动化验证功能来检查设计的UART模块的输出是否符合预期。这可以通过添加断言语句来实现，以便在某些条件下验证输出是否正确。例如，在发送数据时，可以添加一个断言语句来验证接收端是否正确接收到了相同的数据。 4. 针对 UART 模块的各种功能和边界情况编写测试用例，并使用测试台模块进行验证。测试用例应该包括常规操作（如发送和接收数据）以及特殊情况（如错误检测和纠正）。 5. 执行验证平台，运行测试用例并收集结果。验证平台应该能够输出每个测试用例的结果，并可根据需要生成报告。 总结来说，使用 SystemVerilog 来编写一个 UART 验证平台需要定义接口、编写测试台模块、添加断言语句进行自动化验证和编写测试用例。通过这些步骤，可以验证设计的 UART 模块是否符合预期并具有正确的功能。 ### 回答3： SystemVerilog是一种硬件描述语言，常被用于设计和验证硬件系统。为了编写一个UART验证平台，我们需要创建一个模块来模拟UART通信，并增加合适的测试以验证其功能。 我们可以从创建一个顶层模块开始，该模块将包含UART发送和接收线路的实例化。这些实例化的模块将使用时序控制和状态机逻辑来模拟UART通信的行为。 为了验证UART发送功能，我们可以创建一个测试任务，在该任务中，我们可以为发送的数据配置适当的发送控制信号，并进行时钟周期级的模拟，以确保发送的数据正确到达目标设备。 类似地，为了验证UART接收功能，我们可以创建另一个测试任务，该任务将模拟接收到的数据，并验证其是否正确。 除了基本的发送和接收功能验证之外，我们还可以考虑创建其他测试任务，以测试错误处理、波特率配置和数据完整性等方面的功能。 在创建测试任务之前，我们可以创建一个测试计划，该计划将列出要验证的功能和预期的结果。这有助于确保我们完整而系统地测试了UART验证平台。 最后，在所有测试任务编写完成之后，我们可以使用一个测试脚本来组织和运行这些测试，同时收集和分析测试结果。 对于UART验证平台，我们还可以使用现有的软件仿真器或硬件验证平台来加速开发和验证过程，以确保我们的平台在实际硬件上正常工作。 通过以上步骤，我们可以使用SystemVerilog编写一个UART验证平台，并通过适当的测试验证其功能。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

那么菜

你的鼓励和批评是我最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值