#systemverilog# 之 event region 和 timeslot 仿真调度（七）Active/NBA 咋跳转的？

最新推荐文章于 2024-03-24 12:55:44 发布
最新推荐文章于 2024-03-24 12:55:44 发布
阅读量882 收藏 4
点赞数
分类专栏： SystemVerilog 语言编程 文章标签： systemverilog 仿真调度
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_16423857/article/details/132520044
版权

目录

一 目的

二 案例分析

2.1 先Active域，后 NBA 域

2.2 先Active域，后 NBA 域，后NBA域

【变形一】为什么没有出现Active(2)

【变形二】可以构造出这样一个Active(2)吗

三 总结

一 目的

作为仿真调度专栏文章，前面所有文章，多数都是围绕文字在做文章，重在理论分析。今天抽空整理和实操一下，仿真调度的执行，具体是怎么和代码结合起来的。这才是我们的终极目的。理论千万次，不如实操一次。本文章，会介绍常见的调度域的执行情形，后期如果遇到更加复杂的，会增补改文章。

参考语法书如下：

 

二 案例分析

2.1 先Active域，后 NBA 域

了解本专栏 订阅专栏 解锁全文 超级会员免费看
那么菜
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
#systemverilog# 之 event region 和 timeslot 仿真调度（八）assign 赋值必在Active域调度？
那么菜的博客
08-27 396
仿真调度
#VERDI# 关于使用Verdi 查看NBA 仿真调度的方法
那么菜的博客
03-21 1053
在学习和使用 Verilog 的过程中，难免会碰到需要深入理解仿真器调度的问题。今天这篇聊聊使用 Verdi 去分析 NBA Delay 的问题。 NBA 就是 NonBlocking Assignment，非阻塞赋值 的缩写。它通常用来描述一个用时钟沿触发的寄存器。在 Verilog 普及早期，人们通常会在 NBA 的<=之后加个单位延时#1来解决早期仿真器行为不一致的问题。 所谓习惯成自然，NBA Unit Delay 在某些设计中一直沿用下来，那么如何去理解这个延时的作用呢？SNUG 上的.
vcs编译选项--不常用
qq_40571921的博客
03-24 511
值得说明的是，glitch 对 design 是非常不好的，需要规避，设计代码中应该具有检查 glitch 的机制”需要添加仿真选项：+fsdb+glitch=0。默认情况是没有expand delta；1）如何查看波形的毛刺（glitch）2）查看仿真的time_slot过程；仿真选项：+fsdb+delta。参考：公众号：IC学社。参考：公众号：IC学社。
使用Verdi或DVE分析波形的一些小技巧
热门推荐
PoPo's Blog
10-16 3万+
本文记录使用Verdi或DVE查看Delta Cycle的方法和分享一些分析波形的小技巧。
Clocking Block的相关使用
jj0709的博客
11-20 232
之前active/inactive/NBA区域全部执行完毕后，即设计部分的线程执行完毕，接下来为SV为验证准备的，observed区域为属性断言准备，用于检测所有数据对象被赋予最终的数值，该区域适合interface与程序块采样。input指定#0 skew，active region判断@(event) ，会在observed region采样，指定#n step，采样值会在clocking event之前的postponed region采样；
SV的仿真调度机制以及阻塞非阻塞赋值的区别（用例子说明）
dinghj3的博客
01-15 5194
用例子来理解仿真调度机制
#systemverilog# 之 event region 和 timeslot 仿真调度（五）实战
那么菜的博客
05-17 592
经过之前文章的学习，想必大家对systemverilog 仿真调度的理解，应该八九不离十了。今天，我们结合实际中的例子，来实战一下，对之前的理解，做一个考核。我们拿《UVM实战》中的2.2.1章节的例子，来讲解。
#systemverilog# 之 event region 和 timeslot 仿真调度（三）Verdi 辅助查看
那么菜的博客
06-17 638
通过今天的学习，我们知道：event region 是event sequence 的全集。我们打开了 event region feature 也就开启了event sequence 的功能。
#systemverilog# 之 event region 和 timeslot 仿真调度（四）思考
那么菜的博客
05-16 594
我们设计的硬件、仿真环境抽象意义上是可以并行运行的。但是在实际仿真时，不过是运行在cpu上的串行执行的程序而已（先不讨论多核）。systemverilog专门为这种并行到串行的转换定义了调度机制。但IEEE在制定规范时，并未规定一部分并行的事件执行的先后顺序，这点会引入不确定性（Nondeterminism）,这种不确定性往往会体现在不同厂家的仿真器上（因为不同的厂家采用的调度算法是不一样的），最严重的后果就是在不同仿真器上看到的最终结果是不一样的。
systemverilog time slot
12-10
详细讲解了systemverilog的time slot, region,对理解systemverilog本质概念极有帮助。
珍藏原创制作的SourceInsight支持Verilog和SystemVerilog语法高亮和跳转的配置文件
最新发布
05-07
原创，摸索了一整天，解决了官方verilog语言支持包的诸多问题：某些语法不能识别，变量不能高亮不能跳转，某些关键字不高亮，完美支持verilog。 至于sourceinsight中如何使用这个文件，可以在网上很容易搜到。
硬件设计和验证语言SystemVerilog
03-31
SystemVerilog是一种高级的硬件设计和验证语言，广泛应用于集成电路(IC)设计的验证阶段，它在行业中被看作是统一的验证方法学(UVM)的基础。这个资源包包含两个主要部分：1800-2017版的IEEE英文标准和部分中文解读的...
Verilator开源SystemVerilog模拟器和lint系统- Verilator / Verilator
01-27
Verilator开源SystemVerilog模拟器和lint系统- Verilator / Verilator-源码
jtag_dpi:用于SystemVerilog RTL仿真的JTAG DPI模块
04-29
该模块已使用Mentor Graphics ModelSim开发和测试，但应与其他与SystemVerilog兼容的模拟器一起使用。ModelSim构建要在ModelSim中使用该模块，必须首先使用以下命令来构建它： vlog -sv -dpiheader dpiheader.h ...
#systemverilog# 关于随机约束之 soft 关键字
那么菜的博客
11-28 6458
普通约束称为硬约束，因为求解器必须始终满足它们。如果求解器找不到解决方案，则随机化将失败。但是，声明为软约束可以使求解器具有一定的灵活性，如果存在其他相互矛盾的约束（硬约束或优先级较高的软约束），则需要满足该约束。软约束用于为随机变量指定默认值和分布。
#systemverilog# 关于关键字 “randc” 的几点理解
那么菜的博客
12-04 3076
芯片验证中，我们经常用randc 去随机化一个变量，究竟randc 如何实现周期性赋值的？ 自己做了一个小实验，去验证randc的工作机制，发现：并没有取得实际预期的结果。请大神帮忙解答一下，感谢~~~ 绿皮书中，有这样有段描述： “randc 变量，表示周期随机性，即所有可能的值都被赋过之后随机值才可能重复。注意：周期性是单一变量的周期性，例如有8个元素的randc数组就会有8种不同的周期。” 个人比较菜，没有深刻理解含义。嘿嘿~ 修改程序之后，运行，得到预取效果如下： 个..
#systemverilog# 关于随机约束之 randcase/endcase关键字
那么菜的博客
12-04 2494
前言： 有时，我们遇到一些情况，我们希望求解器从众多语句中随机选择一个。 关键字randcase引入了一个case语句，该语句随机选择其分支之一。 案例项目表达式是正整数值，代表与每个项目相关的权重。 选择某项商品的可能性由该商品的权重除以所有权重之和得出。 语法： randcase item : statement; ... endcase 例1： 所有权重的总和为9，因此选择第一个分支的概率为1/9或11.11％，选择第二个分支的概率为5/9或55.56％，选择最后一个分支
#systemverilog#进程控制问题#（一）发起进程
那么菜的博客
05-18 2444
对于systemverilog而言，对进程和线程的定义和解析，可以说不是很明了。以至于很多书籍论坛，没有统一的称呼。至少，对于SV而言，我们可以不去做进程和线程的区分。对此这里，统一理解为线程。
sv和verilog 仿真调度机制
07-27
它们在仿真调度机制方面有一些相似之处。 在Verilog中，所有的描述语句（连续赋值语句、行为语句块、模块实例化等）都是并行发生的。然而，由于仿真器是串行执行的，Verilog中的并行行为实际上是通过串行执行来模拟...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

那么菜

你的鼓励和批评是我最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值