ZYNQ 中PS与PL交互的硬件接口

 zynq ultrascale+ mpsoc IP框图如下:

 

PL与PS交互接口

在 ZYNQ 芯片内部用硬件实现了 AXI 总线协议,包括 12 个物理接口,S_AXI和M_AXI代表的master和slave不同。

S_AXI_HP{0:3}_FPD -------> (PL为master,PS为slave),
S_AXI_LPD -------> (PL为master,PS为slave),
S_AXI_ACE_FPD -------> (PL为master,PS为slave),
S_AXI_ACP_FPD -------> (PL为master,PS为slave),
S_AXI_HPC{0,1}_FPD -------> (PL为master,PS为slave),

M_AXI_HPM{0,1}_FPD -------> (PS为master,PL为slave),
M_AXI_HPM0_LPD 接口-------> (PS为master,PL为slave)。

只有 M_AXI_HPM{0,1}_FPD 和 M_AXI_HPM0_LPD 是 Master Port,即主机接口,其余都是 Slave Port(从机接口)。主机接口具有发起读写的权限,ARM 可以利用两个主机接口主动访问 PL 逻辑,其实就是把 PL 映射到某个地址,读写 PL 寄存器如同在读写自己的存储器。

其余从机接口就属于被动接口,接受来自 PL 的读写,逆来顺受。在 PS 与 PL 互联应用,用的最多的接口为 S_AXI_HP{0:3}_FPD、M_AXI_HPM{0,1}_FPD 和 M_AXI_HPM0_LPD。


原文链接:https://blog.csdn.net/crjmail/article/details/121967987

  • 1
    点赞
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值