电路板的地如何与外壳连接:通常使用一个电容(1~100nF/1KV)并联一个电阻(1M)连接。

电路板的地如何与外壳连接

有⼀种⽐较推荐的⽅式:
电路板放置在⾦属机壳中,机壳连接⼤地。电路板的GND与机壳之间通常使一个电容(1~100nF/1KV)并联一个电阻(1M)连接。


这样做的原理是什么?请看下⽂。
1.电容的作⽤
电容是通交流阻直流的。假设机壳良好连接⼤地,从电磁抗扰度⾓度,该电容能够抑制⾼频⼲扰源和电路之间的动态共模电压;从EMI⾓
度,电容形成了⾼频路径,电路板内部产⽣的⾼频⼲扰会经电容流⼊机壳进⼊⼤地,避免了⾼频⼲扰形成的天线辐射。另⼀种情况,假设机
壳没有可靠接⼤地(如没有地线,接地棒环境⼲燥),则外壳电势可能不稳定或有静电,如果电路板直接接外壳,就会打坏电路板芯⽚,加
⼊电容,能把低频⾼压、静电等隔离起来,保护电路板。这个并联电容应该⽤Y电容或⾼压薄膜电容,容值在1nF~100nF之间。
2.电阻的作⽤
这个电阻可以防⽌ESD(静电释放)对电路板的损坏。假如只⽤电容连接电路板地和机壳地,则电路板是⼀个浮地系统。做ESD测试时,或
在复杂电场环境中使⽤,打(进)⼊电路板的电荷⽆处释放,会逐渐累积;累积到⼀定程度,超过了电路板和机壳之间的绝缘最薄弱处所能
耐受的电压,就会发⽣放电——在⼏纳秒内,PCB上产⽣数⼗到数百A的电流,会让电路因电磁脉冲宕机,或者损坏放电处附近连接的元器
件。并联该电阻,就可以慢慢释放掉这个电荷,消除⾼压。根据IEC61000的ESD测试标准10s/次(10s放完2kV⾼压电荷),⼀般选择
1M~2M的电阻。如果机壳有⾼压静电,则该⼤电阻也能有效降低电流,不会损坏电路芯⽚。
3.⼯程实际中需要考虑的问题
①机壳地可能并不是可靠的接地,如配电⽹中不符合安规,没有地线;接地棒周围⼟壤太⼲燥,接地螺栓⽣锈或松动。
②环境是存在电磁⼲扰的,⼯作环境中有⼤功率变压器、⼤功率电机、电磁电炉、⾼压电⽹谐波等。
③PCB内部是会产⽣⾼频噪声的,如⾼频开关管、⼆极管、储能电感、⾼频变压器等。
这些⼲扰因素都会导致PCB的信号地和机壳的电势波动(同时含有⾼频低频成分),或者⼆者之间存在静电,所以对它们良好可靠的接地处
理是必要的,也是产品安规要求的。
--------------------------------------------------------
作者:努力啊大语彤和资料大全
链接:https://wenku.baidu.com/view/2bf68209ee630b1c59eef8c75fbfc77da2699713.html

著作权归作者所有。商业转载请联系作者获得授权,非商业转载请注明出处。

 https://www.cnblogs.com/lifan3a/articles/16285132.html

为什么PCB地与金属机壳用阻容连接?

硬件攻城狮 2024-01-31 11:41 发表于广东

图片

摘 要

电子产品接地问题是一个老生常谈的话题,本文单讲其中一小部分,主要内容是金属外壳与电路板的接地问题。我们经常会看到一些系统设计中将PCB板的地(GND)与金属外壳(EGND)之间通常使用一个高压电容C1(1~100nF/2KV)并联一个大电阻R1(1M)连接。那么为什么这么设计呢?

图片

图 1 原理图示意

图片

图 2 实际 PCB

1、电容的作用

从EMS(电磁抗扰度)角度出发,该电容在确保PE与大地连接的基础上,旨在降低可能存在的、以大地电位作为参考的高频干扰信号对电路产生的影响,从而达到抑制电路与干扰源之间瞬间共模电压差的目的。事实上,将GND直接连接到PE最为理想,但由于直连可能会导致操作困难或存在安全隐患,例如,经过整流桥后产生的GND无法直接连接PE,因此便设计了一条既使低频信号无法通过,却允许高频信号通过的通路。从EMI(电磁干扰)的角度来看,若存在与PE相连接的金属外壳,这条高频通道的存在亦有助于防止高频信号辐射至外部环境。

电容是通交流阻直流的。假设机壳良好连接大地,从电磁抗扰度角度,该电容能够抑制高频干扰源和电路之间的动态共模电压;从EMI角度,电容形成了高频路径,电路板内部产生的高频干扰会经电容流入机壳进入大地,避免了高频干扰形成的天线辐射。另一种情况,假设机壳没有可靠接大地(如没有地线,接地棒环境干燥),则外壳电势可能不稳定或有静电,如果电路板直接接外壳,就会打坏电路板芯片,加入电容,能把低频高压、静电等隔离起来,保护电路板。这个并联电容应该用Y电容或高压薄膜电容,容值在1nF~100nF之间。

2、电阻的作用

这个电阻可以有效防止ESD(静电释放)对电路板造成损害。若仅采用电容将电路板地与外壳地相连,电路板便构成一个浮地体系。在进行ESD测试时,或者在复杂电磁场环境下使用,电荷注入电路板后难以得到有效释放,进而会积累;当积累到一定程度,超出电路板及外壳间绝缘最薄弱点能够承受的电压值,便会引发放电现象——在极短时间内,电路板上可产生数十至数百安培的电流,这可能导致电路由于电磁脉冲而停止运行,或是破坏放电部位附近的连接元器件。若加装此阻抗件,便可逐步释出电荷并消除高压。根据IEC61000的ESD测试标准,每次放电需在10秒钟内完成2千伏电压的释放,故一般建议选用1兆欧至2兆欧的电阻。若外壳带有高压静电,此高阻抗元件也能有效降低电流,从而避免电路芯片受损。

3、需要注意的问题

1、如果设备外壳良好接大地,那PCB应该也与外壳良好的单点接地,这个时候工频干扰会通过外壳接地消除,对PCB也不会产生干扰;

2、如果设备使用的场合可能存在安全问题时,那必须将设备外壳良好接地;

3、为了取得更好效果,建议是设备外壳尽量良好接地,PCB与外壳单点良好接地;当然如果外壳没有良好接地,那还不如把PCB浮地,即不与外壳连接,因为PCB与大地如果是隔离的(所谓浮地),工频干扰回路阻抗极大,反而不会对PCB产生什么干扰;;

4、在多个设备需互相连接时,应当尽量确保每个设备外壳均与大地在单点进行良好接地,同时每个设备内部PCB也应与其壳体在单点进行接地;

5、然而,若在多个设备彼此连接时,设备外壳无法实现良好接地,那么将其转为浮地状态,内部PCB无需与外壳接地反而更为适宜;

6、机壳地可能并非理想的接地选择,例如在配电网中未遵守相关安全规定,无地线存在;或者是接地棒周围土壤过于干燥,接地螺栓出现锈蚀或松动的情况。

7、环境是存在电磁干扰的,工作环境中有大功率变压器、大功率电机、电磁电炉、高压电网谐波等。

8、PCB内部是会产生高频噪声的,如高频开关管、二极管、储能电感、高频变压器等。这些干扰因素都会导致PCB的信号地和机壳的电势波动(同时含有高频低频成分),或者二者之间存在静电,所以对它们良好可靠的接地处理是必要的,也是产品安规要求的。

为什么PCB地与金属机壳用阻容连接?

<think>嗯,用户问的是开关电路中由于MOS管的寄生电容导致的尖峰原理。我需要先回顾一下MOS管的结构和寄生电容的来源。MOS管有三个极:栅极、源极和漏极。在制造过程中,极间会形成寄生电容,主要是Cgs(栅源电容)、Cgd(栅漏电容)和Cds(漏源电容)。这些电容在开关过程中会充放电,可能导致电压或电流的突变,从而产生尖峰。 接下来,用户可能想知道这些电容在开关过程中如何具体导致尖峰。比如,当MOS管导通或关断时,寄生电容的充放电电流会流经电路中的寄生电感,可能引发电压尖峰。尤其是在高频开关的情况下,这种效应会更明显。此外,PCB布局中的走线电感也可能加剧这个问题。 用户可能还关心这些尖峰对电路的影响,比如EMI问题、器件应力增加甚至损坏元件。因此,需要解释尖峰产生的机制,以及如何通过设计来抑制,比如使用缓冲电路、优化驱动电阻或改善布局。 需要确保解释清晰,分步骤说明寄生电容的作用,并结合开关过程中的电压电流变化。可能还需要提到米勒效应,因为Cgd在开关过程中会有较大的充放电,导致栅极驱动电流的变化,从而影响开关速度并产生尖峰。 另外,用户可能没有明确提到具体是电压尖峰还是电流尖峰,但通常寄生电容导致的更多是电压尖峰,尤其是在关断时,由于电流突变在电感上产生高电压。这时候需要区分不同的工作阶段,比如导通和关断时的不同现象。 最后,总结可能的解决方案,帮助用户理解如何在实际设计中避免这些问题。需要避免过于技术化的术语,用通俗的语言解释,同时保持准确性。</think>### 开关电路中MOS管寄生电容导致尖峰的原理及解析 --- #### **一、寄生电容的来源** MOS管内部存在**三个主要寄生电容**(以NMOS为例): - **$C_{gs}$(栅源电容)**:栅极源极之间的电容 - **$C_{gd}$(栅漏电容,米勒电容)**:栅极漏极之间的电容 - **$C_{ds}$(漏源电容)**:漏极源极之间的电容 这些电容由MOS结构中的PN结和氧化层形成,其大小芯片面积、电压相关。例如,功率MOSFET的$C_{gd}$可达数百pF。 --- #### **二、尖峰产生的核心机制** **开关过程中电容充放电 + 寄生电感谐振** ##### **1. 导通阶段(Turn-On)** - **栅极驱动电流路径**: 驱动电路对$C_{gs}$和$C_{gd}$充电 → 电流流经驱动回路中的**寄生电感$L_{loop}$** - **米勒平台效应**: 当$V_{ds}$开始下降时,$C_{gd}$反向充电($V_{gd}$突变) → 栅极电流突增 → 驱动回路电感$L_{loop}$产生电压尖峰$V = L \cdot di/dt$ ##### **2. 关断阶段(Turn-Off)** - **漏极电流突变**: MOS管关断瞬间,漏极电流$I_D$快速下降 → PCB走线电感$L_{trace}$相互作用 → 产生反向电动势$V_{spike} = L_{trace} \cdot dI_D/dt$ - **体二极管反向恢复**: 若电路中有续流二极管,其反向恢复电流$C_{ds}$谐振 → 进一步加剧尖峰 --- #### **三、典型波形现象** ``` Vds波形 ▲ │ 米勒平台 │ │ │ │ 尖峰 │ ▼ ├───────┼───────► t │导通延迟 关断 ``` - **导通尖峰**:主要由$C_{gd}$充电电流驱动回路电感谐振引起 - **关断尖峰**:漏极电流突变PCB电感共同作用(实测可达电源电压的2-3倍) --- #### **四、影响因素量化分析** 1. **开关速度**: $dV/dt$或$dI/dt$越大 → 尖峰幅度越高(例如:快速开关的SiC MOSFET更易产生尖峰) 2. **寄生电感**: 公式:$V_{spike} = L_{parasitic} \cdot \frac{\Delta I}{\Delta t}$ 典型PCB走线电感:1nH/mm(10mm走线 → 10nH,在100A/μs变化率下产生1kV尖峰!) 3. **温度影响**: 高温下$C_{oss}$(输出电容)增大 → 谐振频率降低,尖峰能量增加 --- #### **五、抑制尖峰的设计措施** 1. **优化驱动回路**: - 缩短驱动走线(降低$L_{loop}$) - 使用低电感封装MOSFET(如PowerPAK®) 2. **添加缓冲电路(Snubber)**: - **RC缓冲器**:在漏-源间并联RC(例如:10Ω + 1nF),吸收谐振能量 - **TVS二极管**:箝位电压至安全范围 3. **调整驱动电阻**: 增大栅极电阻$R_g$ → 降低$dV/dt$(但会增大开关损耗,需折中) 4. **PCB布局优化**: - 采用星型接地,减小电流环路面积 - 使用多层板,增加电源/地平面 --- #### **六、实测仿真对比** **案例**:100V/10A Buck电路中,未加缓冲时关断尖峰达150V(输入48V),添加RC缓冲后尖峰降至80V以下。 **仿真工具建议**: - LTspice:精确模拟寄生参数 - Ansys Q3D:提取PCB寄生电感/电容 --- **总结**:MOS管寄生电容导致的尖峰本质是**电容储能电感释能的瞬态过程**,需通过**降低回路电感、控制开关速度、增加能量吸收路径**综合抑制。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值