电路板的地直接与外壳地通过并联电阻/电容相连接分析-ESD/EMC

电子产品接地问题是一个老生常谈的话题,本文单讲其中一小部分,主要内容是金属外壳与电路板的接地问题。我们经常会看到一些系统设计中将PCB板的地(GND)与金属外壳(EGND)之间通常使用一个高压电容C1(1~100nF/2KV)并联一个大电阻R1(1M)连接。那么为什么这么设计呢?

在这里插入图片描述
图 1 原理图示意

在这里插入图片描述

图 2 实际 PCB

一、电容的作用

从EMS(电磁抗扰度)角度说,这个电容是在假设PE良好连接大地的前提下,降低可能存在的,以大地电平为参考的高频干扰型号对电路的影响,是为了抑制电路和干扰源之间瞬态共模压差的。其实GND直连PE是最好的,但是,直连可能不可操作或者不安全,例如,220V交流电过整流桥之后产生的GND是不可以连接PE的,所以就弄个低频过不去,高频能过去的路径。从EMI(电磁干扰)角度说,如果有与PE相连的金属外壳,有这个高频路径,也能够避免高频信号辐射出来。
电容是通交流阻直流的。假设机壳良好连接大地,从电磁抗扰度角度,该电容能够抑制高频干扰源和电路之间的动态共模电压;从EMI角度,电容形成了高频路径,电路板内部产生的高频干扰会经电容流入机壳进入大地,避免了高频干扰形成的天线辐射。另一种情况,假设机壳没有可靠接大地(如没有地线,接地棒环境干燥),则外壳电势可能不稳定或有静电,如果电路板直接接外壳,就会打坏电路板芯片,加入电容,能把低频高压、静电等隔离起来,保护电路板。这个并联电容应该用Y电容或高压薄膜电容,容值在1nF~100nF之间。

二、电阻的作用

这个电阻可以防止ESD(静电释放)对电路板的损坏。假如只用电容连接电路板地和机壳地,则电路板是一个浮地系统。做ESD测试时,或在复杂电场环境中使用,打(进)入电路板的电荷无处释放,会逐渐累积;累积到一定程度,超过了电路板和机壳之间的绝缘最薄弱处所能耐受的电压,就会发生放电——在几纳秒内,PCB上产生数十到数百A的电流,会让电路因电磁脉冲宕机,或者损坏放电处附近连接的元器件。并联该电阻,就可以慢慢释放掉这个电荷,消除高压。根据IEC61000的ESD测试标准10s/次(10s放完2kV高压电荷),一般选择1M~2M的电阻。如果机壳有高压静电,则该大电阻也能有效降低电流,不会损坏电路芯片。

三、需要注意的问题点

1、如果设备外壳良好接大地,那PCB应该也与外壳良好的单点接地,这个时候工频干扰会通过外壳接地消除,对PCB也不会产生干扰;
2、如果设备使用的场合可能存在安全问题时,那必须将设备外壳良好接地;
3、为了取得更好效果,建议是设备外壳尽量良好接地,PCB与外壳单点良好接地;当然如果外壳没有良好接地,那还不如把PCB浮地,即不与外壳连接,因为PCB与大地如果是隔离的(所谓浮地),工频干扰回路阻抗极大,反而不会对PCB产生什么干扰;;
4、多个设备之间需要互相连接的时候,尽量是每个设备外壳都与大地在单点良好接地,每个设备内部PCB与各自外壳单点接地;
5、但是如果多个设备互相连接时候,设备外壳没有良好接地,那就不如浮地,内部PCB不与外壳接地;
6、机壳地可能并不是可靠的接地,如配电网中不符合安规,没有地线;接地棒周围土壤太干燥,接地螺栓生锈或松动。
7、环境是存在电磁干扰的,工作环境中有大功率变压器、大功率电机、电磁电炉、高压电网谐波等。
8、PCB内部是会产生高频噪声的,如高频开关管、二极管、储能电感、高频变压器等。
这些干扰因素都会导致PCB的信号地和机壳的电势波动(同时含有高频低频成分),或者二者之间存在静电,所以对它们良好可靠的接地处理是必要的,也是产品安规要求的。
最后期待小伙伴们针对本文所述问题留言,发表自己独到的见解。

声明:
本文转载自网络,如涉及作品内容、版权和其它问题,请与私信小编联系,我们将在第一时间和您对接删除处理! 参考原文:《电路板的地直接与外壳地相连好不好?推荐一种方式》

<think>好的,我现在需要回答用户关于上拉下拉电阻是否需要直接并联在信号线电源或地之间的问题。首先,我需要确认用户的问题核心是什么。用户可能是在电路设计时遇到了关于上下拉电阻正确连接方式的问题,或者可能之前有误解,需要澄清正确的做法。 首先,我应该回顾上拉下拉电阻的基本概念。上拉电阻通常用于将信号线拉到高电平,当没有其他驱动时,确保信号处于确定状态。下拉电阻则是将信号线拉到低电平。这在数字电路中很常见,比如I2C总线的上拉电阻,或者按钮输入的下拉电阻。 接下来,用户的问题提到“必须直接并联在连接在信号线电源/地之间”,这里可能存在用词重复,比如“直接直接并联”,可能是打字错误,应理解为“必须直接并联在信号线电源或地之间”。用户可能想知道这样的连接方式是否正确,或者是否存在其他配置方式。 我需要确认正确的连接方式。根据电路原理,上拉电阻的一端确实连接到信号线,另一端连接到电源(如VCC);下拉电阻则是连接到地。所以用户的问题中的描述是正确的,但需要进一步解释是否有例外情况或需要注意的地方。 然后,我需要考虑用户可能的误区。例如,是否必须直接并联,还是可以有其他元件串联?或者是否必须使用特定阻值的电阻?另外,是否需要考虑电流消耗、响应速度等因素? 可能用户遇到的实际情况是,设计电路时是否需要严格将电阻直接连接到电源或地,或者是否可以经过其他元件后再连接。例如,在某些情况下,可能会通过开关或其他元件后再连接上拉电阻,但这样会影响其功能。 我还需要解释为什么需要上拉或下拉电阻,比如在开漏输出、防止信号浮动、确保默认状态等场景下的应用。同时,应提到阻值的选择,比如上拉电阻阻值过小会导致电流过大,功耗增加;阻值过大会导致上升时间过长,影响信号完整性。 此外,可能还需要举例说明不同情况下的应用,比如I2C总线需要上拉电阻,而微控制器的输入引脚可能需要下拉电阻来避免悬空输入导致的噪声。 最后,要总结正确的做法,并指出用户描述中的正确部分,同时补充需要注意的细节,如电阻值的选择、布局布线的影响等,确保用户不仅知道如何连接,还能理解背后的原理设计考虑。</think>### **关键结论** **上拉/下拉电阻必须直接并联在信号线电源/地之间**,这是其功能实现的基础要求。但具体应用需结合场景优化设计,以下是详细分析--- #### **1. 基础连接原则** - **上拉电阻**: 一端接信号线,另一端接电源(如3.3V/5V)。 **示例**:`信号线 → 电阻 → VCC` - **下拉电阻**: 一端接信号线,另一端接地(GND)。 **示例**:`信号线 → 电阻 → GND` **必要性**: 直接连接确保信号线在无驱动时稳定在预设电平(高或低),避免悬空导致随机噪声或误触发。 --- #### **2. 错误连接的后果** | **错误类型** | **问题现象** | **典型场景** | |----------------------|--------------------------------------|--------------------------| | 电阻串联其他元件 | 电平无法稳定,阻抗不匹配 | 按钮串联电容后再接地 | | 电阻接在非电源/地节点 | 信号电平偏离预期(如中间电压值) | 电阻误接到其他信号线 | | 未直接并联 | 无法有效钳位电平,失去抗干扰能力 | 电阻通过开关间接连接电源 | --- #### **3. 阻值选择优化** - **典型阻值范围**: 上拉/下拉电阻常用 **1kΩ~10kΩ**(低功耗场景可增至100kΩ)。 - **计算公式**: 上拉电阻最小值:$$R_{min} = \frac{V_{CC} - V_{OL}}{I_{OL}}$$ 下拉电阻最大值:$$R_{max} = \frac{V_{IH}}{I_{leakage}}$$ 其中: - \(V_{OL}\):驱动端输出低电平电压 - \(I_{OL}\):驱动端低电平输出电流 - \(V_{IH}\):接收端高电平输入阈值 - \(I_{leakage}\):信号源漏电流 **设计权衡**: | **阻值偏小** | **阻值偏大** | |-----------------------|-----------------------| | 增强驱动能力,加快上升沿 | 降低功耗 | | 增加电源电流消耗 | 上升时间变长,可能引发信号延迟 | --- #### **4. 特殊场景处理** - **开漏/开集输出(如I²C)**: 必须外接上拉电阻,且直接连到电源(不可通过其他元件)。 **示例配置**: ```plaintext SDA/SCL线 → 4.7kΩ → 3.3V (阻值根据总线电容速率调整) ``` - **高速信号(>1MHz)**: 需减小阻值(如1kΩ)并缩短走线长度,降低RC延迟。 - **多设备共享总线**: 仅需单组上拉电阻,避免并联导致阻值过低。 --- #### **5. PCB布局要点** - **就近原则**: 电阻尽量靠近信号源或接收端(优先靠近易受干扰侧)。 **正确布局**: ```plaintext MCU引脚 → 电阻(紧邻引脚) → VCC/GND ``` - **走线优化**: 避免长走线引入电感,高频场景需参考传输线理论设计。 --- #### **6. 实测验证方法** 1. **静态测试**: 断开信号驱动,测量信号线电压是否稳定在目标电平(如3.3V或0V)。 2. **动态测试**: 使用示波器观察信号上升时间是否符合要求(通常需小于时钟周期的1/10)。 3. **功耗测试**: 测量电源电流,确认电阻值未导致过量功耗。 --- ### **总结** - **必须直接并联**:上拉/下拉电阻需直连信号线电源/地,中间不得串联其他元件。 - **阻值需精确计算**:平衡功耗、速度抗干扰能力,避免经验主义选型。 - **布局影响性能**:物理布局不当可能导致功能失效,高频场景需特别优化。 - **验证不可或缺**:通过实测确保电平稳定性时序要求。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ltqshs

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值