[BD 41-238] Port/Pin property FREQ_HZ does not match between /FCLK_CLK0(50000000)

最新推荐文章于 2024-07-19 17:38:31 发布

天生丶不会

最新推荐文章于 2024-07-19 17:38:31 发布

阅读量1.8k

点赞数

分类专栏： zynq

本文链接：https://blog.csdn.net/qq_26396357/article/details/115722138

版权

zynq 专栏收录该内容

9 篇文章 1 订阅

订阅专栏

在这里插入图片描述
在FCLK_CLK0端口右击修改频率为100MHZ

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

天生丶不会

关注关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

【vivado使用】第4篇：BD文件validata design时候报错：Bus Interface property FREQ_HZ does not match

黑猫奥利奥的博客

08-03

6953

进行BD文件validata design时候，报错： [BD 41-237] Bus Interface property FREQ_HZ does not match between /DMA_AXIS_MM2S(100000000) and /axi_dma_0/M_AXIS_MM2S(200000000) 如图所示，自己定义了一个扩展接口DMA_AXIS_MM2S，该扩展接口默认的频率是100M，但是从PS端的FCLK_CLK0出来的时钟是200M的，所以两个频率不匹配导致的。解决：右键扩展接

VIVADO报错：连线问题

weixin_50988214的博客

06-02

4001

1、[BD 41-237] Bus Interface property TDATA_NUM_BYTES does not match between /hls_CvtColor_0/INPUT_STREAM(4) and /v_vid_in_axi4s_0/video_out(8) 查阅为连线不匹配，从64位连接到32位，更改相关ip核的 2、更改完stream位数之后，此错误解决，剩余FREQ_HZ和CLK_DOMAIN问题两组进入block interface properti..

参与评论您还未登录，请先登录后发表或查看评论

[BD 41-238] Port/Pin property FREQ_HZ does not match

最新发布

RONAL_DINHO的博客

07-19

415

Vivado 搭建Block Design时，将自定义IP核挂载上去之后，Validate时报错Bus Interface property FREQ_HZ does not match…，网上关于这个报错的记录挺多的，但都不适用于我，我自己折腾了一下解决了，现在把解决方法记录一下，供大家参考。

vivado使用ZYNQ时 Port/Pin property FREQ_HZ does not match between /FCLK_CLK1(76190483) and /processing_

qq_39042571的博客

08-16

1365

这是由于你之前引出了端口，再次修改输出频率后就会出现频率不匹配的问题，解决办法是删除端口，再次添加

vivado2019.2修改clk_wizard时钟后报错FREQ_HZ不匹配

weixin_39425929的博客

12-29

3956

vivado2019.2修改clk_wizard时钟后报错FREQ_HZ不匹配一、问题描述：使用clock_wizard创建一路时钟，连接到了各个模块，时钟频率设置为300M，编译固件无报错且固件下板子后功能正常；接下来修改时钟为200M，开始编译，报错：ERROR: [BD 41-238] Port/Pin property FREQ_HZ does not match between /proc_sys_reset_0/slowest_sync_clk(300000000) and /clk_wiz

BD文件validata design时候报错：Bus Interface property FREQ_HZ does not match

qq_38843940的博客

07-01

514

BD报错：Bus Interface FREQ_HZ does not match

ERROR: [BD 41-237] Bus Interface property FREQ_HZ does not match between

jingjiankai5228的博客

12-11

1098

在自定义IP出现以上错误时可以通过双击模块clk属性。如果是灰色的封装IP时，选择以下菜单。

IOT-OS之RT-Thread（七）--- I/O设备模型框架与PIN设备对象管理

流云

09-25

3231

一、I/O设备模型 RT-Thread中对于I/O设备的抽象是很有特点一个地方，是ucos，freertos都没有的一个地方。RT-Thread提供了一个简单的I/O设备管理框架，希望所有的I/O设备驱动都通过这个框架编写，实现统一的管理。 RT-Thread 提供的 I/O 设备模型框架如下图所示，它位于硬件和应用程序之间，共分成三层，从上到下分别是 I/O 设备管理层、设备驱动框架层、设备驱动层：

RT-Thread源码详解（一）-----PIN设备

renqingxin2011的博客

07-02

2961

最近抖音、朋友圈全是关于声援华为的消息。没有自家的操作系统就是要被别人限制，作为建设社会主义的接班人，在这时候总要做点什么。我作为一名一事无成的大龄青年，没有在危难之际拯救世界的能力；如果在朋友圈转发一下文章“呐喊一下”，打开手机看了一下在自己朋友圈，只有一百多人，印象里这些人都没有去过美国，又没法给美国佬捎个信，表达我心中的不满。思来想去，最近在学习一款国产的物联网操作系统RT-Thread，正...

vivado 报错：Port/Pin property FREQ_HZ does not match between /clk_wiz_adc/clk_in1(51200000)

weixin_56788406的博客

04-09

245

报错原因：Port/Pin property FREQ_HZ does not match between /clk_wiz_adc/clk_in1(51200000) and /processing_system7_0/FCLK_CLK2(51428574)解决办法：我用PL引出的时钟为51.2M，但是实际输出是51.4M。而PLL的input是51.2，这就造成不匹配了，因为我PLL输出要25.6M和12.8M，所以我把PL输出的时钟改为200M，再接PLL，此时PLL输入输出都没问题了。

ERROR: [BD 41-237] VIVADO使用BD时报错

月隐博客

05-24

7333

1 概述本文用于记录vivado 使用BD时编译出现ERROR: [BD 41-237]的情况与解决方法。 BD 是Block Design的简称。 2 出现的问题当使用vivado 进行BD编译时出现 [BD 41-237] Bus Interface property FREQ_HZ does not match between /M_AXIS_0(100000000) and /axis_dwidth_converter_0/M_AXIS(166666667) 如下图所示： 3 问题出现的原

vivado中block design遇到的error总结

m0_52347246的博客

01-20

6266

[BD 41-1356] Address block is not mapped into . Please use Address Editor to either map or exclude it. [[BD 41-238] Port/Pin property POLARITY does not match between /adwave_0/rst_

Vivado BlockDesign 信号有效电平设置

qq_40178339的博客

04-01

1804

更改block design中信号有效电平，解决 [BD 41-238] Port/Pin property POLARITY does not match between /adwave_0/rst_n(ACTIVE_LOW) and /reset_rtl_0(ACTIVE_HIGH)问题

ERROR [BD 41-237]

xinxulsq的博客

08-16

5704

AR# 56610 Vivado IP Integrator - "ERROR [BD 41-237] Bus Interface property FREQ_HZ does not match between /mig_7series/S_AXI() and interconnect_1/s00_couplers/M_AXI()" 描述 In a simple Vivado IP I...

Bus Interface property FREQ_HZ does not match 问题解决方法

qq_38239093的博客

01-01

6327

解决自己写的核IP默认频率为100Mhz问题的方法。[BD 41-237] Bus Interface property FREQ_HZ does not match between /axis_fifo_mux_0/s00_axi_stream(100000000) and /axis_data_fifo_0/M_AXIS(200000000)

FPGA中port和pin的区别

csdnqiang的博客

07-06

4741

在vivado中，FPGA中的Pin指的是cell管脚，而port指的是FPGA外部连接引脚。Pin与pin用net相连。Port隶属于FPGA芯片中的IO bank。

vivado综合报错

Turn_on的博客

03-02

1922

将一个vivado工程建立副本之后直接打开修改，然后综合，会报错。最终发现是一个老生常谈的问题：目录中含有中文。将中文目录去除即可。

module freq_ctrl(clk50M,rst_n,freq_add,freq_minus,freq_word); input clk50M,rst_n,freq_add,freq_minus;//clock,rest;frequency control keys(add or minus) output [24:0] freq_word; reg [24:0] freq_word_r; reg freq_add_r1,freq_add_r2;//eventcheck regster reg freq_minus_r1,freq_minus_r2;//eventcheck regster wire freq_add_flag,freq_minus_flag;//event come flag parameter k=25'd67; assign freq_word=freq_word_r; assign freq_add_flag=(~freq_add_r1)&&freq_add_r2;//to test wheter add-frequency key is pressed assign freq_minus_flag=(~freq_minus_r1)&&freq_minus_r2;//to test wheter minus-frequency key is pressed always@(posedge clk50M or negedge rst_n) begin if(!rst_n) begin freq_word_r<=25'd6700;//k=2^N*fout/fsys N=25 freq_add_r1<=1'b0; freq_add_r2<=1'b0; freq_minus_r1<=1'b0; freq_minus_r2<=1'b0; end else begin //---------------------event check----------------------------// freq_add_r1<=freq_add;//eventcheck regester freq_add_r2<=freq_add_r1;//eventcheck regester freq_minus_r1<=freq_minus;//eventcheck regester freq_minus_r2<=freq_minus_r1;//eventcheck regester //-----------------------------------------------------------// //-------------------generat frequency control word----------// if(freq_add_flag==1'b1)//add-frequency key tested begin if(freq_word_r<25'd2700000) freq_word_r<=freq_word_r+25'd67;//frequency control word added else freq_word_r<=freq_word_r; end else if(freq_minus_flag==1'b1)//minus-frequency key tested begin if(freq_word_r>25'd67) freq_word_r<=freq_word_r-25'd67;//frequency control word minus else freq_word_r<=freq_word_r; end //-----------------------------------------------------------// end end endmodule 对此程序进行仿真结果分析

06-12

对于这个程序，我们可以通过仿真来验证其功能和正确性。我们需要先确定仿真的输入，即clk50M、rst_n、freq_add和freq_minus信号的波形，然后观察输出freq_word是否符合预期。具体步骤如下： 1. 在仿真工具中创建一个新的测试台，并将freq_ctrl模块实例化。 2. 创建时钟信号clk50M，以50MHz的频率生成时钟信号。 3. 创建rst_n信号，并在仿真开始时将其拉低，保持至少一个时钟周期，然后将其拉高。 4. 创建freq_add和freq_minus信号，并在仿真过程中按照一定的规律对其进行赋值，模拟按键的操作。 5. 运行仿真，观察freq_word输出信号的变化，验证其是否符合预期。在仿真过程中，我们可以通过观察波形图和信号值的变化来进行分析。如果freq_word输出信号的值符合预期，并且随着freq_add和freq_minus信号的变化而变化，则说明该程序的功能是正确的。如果存在问题，我们可以通过仔细分析代码，找到问题并进行修复。需要注意的是，在仿真过程中，我们需要测试各种情况，包括正常操作、极限情况以及异常情况等，以确保程序的健壮性和可靠性。同时，在实际应用中，我们还需要考虑时序和时序约束等因素，以保证程序在实际硬件中的正确性和稳定性。