【半导体先进工艺制程技术系列】STI应力效应(LOD效应)

LOD效应(Length of Diffusion effect)是指在深亚微米CMOS工艺中,由于STI隔离介质与硅衬底热膨胀系数差异导致的压应力影响,从而改变器件电参数的现象。这种效应主要影响MOSFET的饱和电流和阈值电压,尤其是对模拟电路如电流镜电路造成显著影响。电流镜是模拟集成电路中的关键部件,用于产生和复制电流。为减轻LOD效应,可以采用增加伪器件的方法,增加STI到有效器件栅极的距离,从而改善电路匹配和性能。

LOD效应

对于利用STI作隔离的深亚微米CMOS工艺制程技术,STI沟槽中填充的是隔离介质氧化物,由于硅衬底和隔离介质氧化物的热力膨胀系数不同,导致STI会产生压应力挤压邻近MOS的有源区,引起器件的电参数发生变化,这种效应称为STI应力效应,也称LOD效应(Length of Diffusion effect)。LOD效应主要影响器件的饱和电流(Idsat)和阈值电压(Vth)。

上图所示为MOS受LOD效应影响的剖面图,STI沟槽中填充的隔离介质氧化物会对MOS有源区产生应力挤压。

有源区受LOD效应应力随STI到器件沟道的距离变化,NMOS的速度会随着应力的增大而减小,而PMOS的速度会随着应力的增大而增大。

LOD效应对模拟电路的影响特别大,例如电流镜电路。

电流镜电路

电流镜是模拟集成电路中普遍存在的一种标准部件,它也出现在一些数字电路中。在传统的电压模式运算放大器设计中,电流镜用来产生偏置电流和作为有源负载。在新型电流模式模拟集成电路设计中,电流镜除了用来产生偏置电流外,还被广泛用来实现电流信号的复制或倍乘,极性互补的电流镜还可以实现差动一单端电流信号的变换。电流镜不仅是设计集成电路的基本单元电路,而且它本身就是一种典型的电流模式电路,在一些电流模式系统(例如高频连续时间滤波器、人工神经网络)中得到直接应用。

电流镜是电流控制电流源,下图是其示意图。

其中IR是由外部给定的基准电流,而Io是它的镜输出电流,n可以大于1、小于1或等于1。电流镜可以有多路输出电流。人们对电流镜所关心的问题是其输出电阻、Io对IR的跟随精度以及它对电源电压和温度的灵敏性等。

由两个N沟增强型MOS管组成的基本电流镜如下图所示。

A、B两管的衬底与源短接,所以不存在体效应(对于NMOS器件,当其源端电位高于NMOS管的体(P衬底或地)电位时,阈值电压会增加。这一变化称为体效应。)A作输入管,其栅、漏极短接,VGD=0,所以T1总是工作在饱和区,而且由于栅、漏短接,其交流输人电阻也较低。B作输出管,也需要工作在饱和区,漏极的交流输出电阻很高。管子进入饱和区,iD几乎仅由vGS决定。A、B两个MOS管的vGS相等,可认为iD相等。此处相关基础知识详见《NMOS、PMOS的工作原理及相关内容整理》

伪器件电路

LOD效应对模拟电路影响特别大,例如,上图简单的电流镜电路中,器件B是器件A的器件宽度3倍,下图是增加了伪器件A1和B1的电流镜电路,目的是为了降低LOD效应,获得更好的电路匹配。伪器件的栅都是接地的,所以并没有实际的电路功能。

 简单的电流镜电路版图如下图,它并没有考虑到电路的匹配。

 增加了伪器件的电流镜电路版图如下所示,伪器件的存在增加了STI到有效器件栅极的距离,削弱了LOD效应对器件性能的影响,可获得更好的电路匹配。

 

<think>嗯,用户这次的问题明显转向了技术领域,和之前关于家居品牌的提问形成鲜明对比。看来用户可能从事半导体行业,或者正在学习集成电路制造工艺。ta特意强调要参考站内引用[1],说明需要专业的技术解释而非商业信息。 注意到用户混淆了"HARP OX"的语境——在半导体工艺中,这其实是HARP(高深宽比工艺)和OX(氧化物)的组合术语,和之前讨论的家居品牌完全无关。需要明确区分这两个概念,避免用户产生误解。 从技术细节看,用户询问的是STI(浅槽隔离)中的HARP OX技术,重点在定义和作用。引用[1]提到的STI应力效应LOD效应)正是该工艺的关键挑战之一。需要从三个层面展开:首先是基础定义(STI是什么+HARP OX指什么),然后是具体工艺步骤(沉积方法/温度等),最后是技术难点(应力控制/缺陷管理)。 特别要注意数学表达规范:所有工艺参数如深宽比$AR=\frac{Depth}{Width}$必须用$...$格式,而像应力模型$\sigma=\frac{E\alpha\Delta T}{1-\nu}$这类独立公式要用$$...$$单独呈现。引用文献[1]时需自然标注在相关论述后。 用户可能还隐含了对比需求:HARP OX和传统PECVD工艺的区别?这可以在技术作用部分补充说明。另外考虑到ta的专业性,回答后应提供更深入的研究方向问题,比如选择性氧化硅回刻蚀(STI CMP)或应力建模方法。</think>在半导体制造工艺中,"STI HARP OX" 是指浅槽隔离(Shallow Trench Isolation)技术中的 **HARP(High Aspect Ratio Process)工艺沉积的氧化硅(OXide)**。这是一种用于晶体管间电学隔离的关键技术,其核心在于通过高深宽比沟槽填充实现纳米级器件的物理隔离。以下是具体定义和技术细节: --- ### **一、STI HARP OX 的定义** 1. **STI (浅槽隔离)** 在硅衬底上刻蚀出沟槽,填充绝缘介质以隔离相邻晶体管,防止漏电流和信号串扰。 2. **HARP (高深宽比工艺)** 一种化学气相沉积(CVD)技术,专为填充深宽比(Depth-to-Width Ratio)$AR > 10:1$ 的深窄沟槽设计。 3. **OX (氧化硅)** 填充材料为二氧化硅($SiO_2$),通过HARP工艺实现无空隙(void-free)填充。 > **完整定义**:STI HARP OX 是利用高深宽比沉积工艺在浅槽隔离结构中填充氧化硅的技术组合。 --- ### **二、技术作用与工艺细节** #### 1. **核心作用:物理与电学隔离** - 阻断相邻MOS管间的寄生电流路径[^1]。 - 抑制闩锁效应(Latch-up),提升芯片可靠性。 #### 2. **HARP OX 的工艺优势** | 传统PECVD工艺 | HARP工艺 | |------------------------|-------------------------| | 深宽比$AR<5:1$时易产生空隙 | 支持$AR>20:1$的无空隙填充 | | 沉积速率慢,均匀性差 | 高台阶覆盖性(>95%) | | 热应力导致界面缺陷 | 低温沉积(<400°C)减少损伤 | #### 3. **关键技术流程** ```mermaid graph LR A[硅衬底刻蚀沟槽] --> B[HARP沉积氧化硅] B --> C[高温退火致密化] C --> D[化学机械抛光CMP] ``` #### 4. **应力效应LOD效应)的物理机制** - **成因**:硅(CTE$=2.6 \times 10^{-6}/K$)与氧化硅(CTE$=0.5 \times 10^{-6}/K$)的热膨胀系数差异,在退火冷却后产生压应力: $$ \sigma \propto E \cdot \Delta \alpha \cdot \Delta T $$ 其中$E$为杨氏模量,$\Delta \alpha$为热膨胀系数差,$\Delta T$为温度变化。 - **影响**: - 压应力改变沟道载流子迁移率 → 饱和电流$I_{dsat}$波动 ±10%[^1] - 能带结构畸变 → 阈值电压$V_{th}$偏移 20-50mV --- ### **三、先进工艺中的优化方向** 1. **应力工程** - 引入氮化硅衬垫(SiN liner)补偿应力 - 优化沟槽侧壁倾角(85°-88°)降低应力梯度 2. **材料创新** - 掺氟氧化硅(FSG)降低介电常数和应力 3. **工艺控制** - 原位实时膜厚监测($ \pm 1\% $均匀性) - 机器学习优化沉积参数(温度/压力/气体比例) > **总结**:STI HARP OX 是28nm以下先进制程的基石技术,其核心价值在于通过高深宽比无缺陷填充实现纳米级隔离,同时需精细调控应力以保障器件电学性能[^1]。 ---
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值