DDR
文章平均质量分 89
DDR协议以及DDR相关使用说明笔记
二哈哈黄
数字IC学习整理
展开
-
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(十五)
对于DRAM的性能提高,做出的策略。原创 2023-09-14 16:10:44 · 112 阅读 · 0 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(十四)
行管理策略 open-page close-page;还有地址映射。原创 2023-09-14 13:44:31 · 133 阅读 · 0 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(十三)
简单介绍了SDRAM DDR DDR2 DDR3原创 2023-09-13 10:36:21 · 86 阅读 · 0 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(十二)
介绍了 tRRD和tFAW原创 2023-09-12 17:44:22 · 84 阅读 · 0 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(十一)
介绍了读写,refresh precharge 之间的操作时序要求。原创 2023-09-12 16:47:42 · 197 阅读 · 0 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(十)
介绍了ddr基本操作的时序原创 2023-09-11 16:52:02 · 199 阅读 · 0 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(九)
第九章,主要整理了两个知识点:(1)读写操作中DQS与DQ的对齐位置不一致。(2)DLL的作用。原创 2023-09-11 11:39:48 · 192 阅读 · 0 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(八)
无论DRAM内存控制器的位置如何,其功能是接受对内存中给定地址的读取和写入请求,将请求翻译为一个或多个命令发送到内存系统,按正确的顺序和正确的时序向DRAM设备发出这些命令,并代表处理器或系统中的I/O设备检索或存储数据。这个安排意味着从内存控制器的角度来看,一行的大小只是给定rank中所有DRAM设备的大小,即一行在给定的DRAM设备中的大小乘以给定rank中的DRAM设备数量,并且DRAM行跨越给定rank中多个DRAM设备。本章的文本将探讨在更大的内存系统中多个DRAM设备的构建、组织和操作。原创 2023-09-08 17:44:48 · 207 阅读 · 1 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(七)
了解为主原创 2023-09-08 16:02:04 · 158 阅读 · 1 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(六)
介绍了DRAM借本单元和执行读写操作时,内部的操作流程原创 2023-09-08 14:06:59 · 266 阅读 · 1 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(五) DRAM Device Organization: Basic Circuits and Arch
现代DRAM中的基本单元和array的架构原创 2023-09-06 20:36:29 · 183 阅读 · 1 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(四) DRAM Device Organization: Basic Circuits and Arch
FPM DRAM 了解即可原创 2023-09-05 23:30:22 · 109 阅读 · 1 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(三)
简单了解DRAM发展原创 2023-09-04 19:36:51 · 146 阅读 · 1 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(二)
DRAM 的发展史原创 2023-09-03 11:30:35 · 177 阅读 · 0 评论 -
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(一)
而rank表示更大层次的并行,表示DIMM层次的并行,比如先对rank0进行操作,然后紧接着对rank1进行操作,然后rank0准备好,发送或者接受数据,发送完后,rank1也准备好了,再发送rank1的。大多数DRAM的地址引脚仍然是复用的,因为一个系统可以拥有多个DIMM模块,每个DIMM模块可以被视为一个独立的"bank"(内存块),而每个DIMM模块上的DRAM设备可以在内部实现多个独立的"bank",因此引入了"rank"这个词来区分DIMM级别的独立操作与内部"bank"级别的独立操作。原创 2023-09-02 20:41:05 · 365 阅读 · 0 评论 -
DDR颗粒内部读写原理
关于DDR颗粒内部工作介绍的文章很少。只看官方文档,很难理解颗粒内部的运行状态。虽然不影响正常的设计控制器和SOC集成使用。所以平时也没有在意。昨天给公司小伙伴,分享DDR知识的时候,小伙伴太积极,直接把我问懵了。问我读操作会消耗电容的电荷量,颗粒是怎么进行补充的。当时没答上来,就说bitline去补充的。会后立马去查了一下。发现了一篇介绍DDR内部颗粒的好博客这篇博客参考的这本书:Memory Systems - Cache Dram and Disk;转载 2023-08-31 11:51:52 · 350 阅读 · 0 评论