随着高速数字系统的发展,高速串行数据被广泛使用,内嵌高速串行接口的 FPGA 也得到大量应用,相应的高速串行信号质量的测试也越来越频繁和重要。通常用示波器观察信号波形、眼图、抖动来衡量信号的质量,Xilinx提供的 IBERT (Integrated Bit Error Ratio Tester)作为一种高速串行信号测试的辅助工具,使得测试更便捷,其具有不占用额外的I/O管脚和PCB空间、不破环接口信号的完整性、无干扰、使用简单和价格低廉等特点
IBERT 简介
IBERT是Xilinx提供用于调试FPGA芯片内高速串行接口比特误码率性能的工具,具备实时调整高速串行接口的多种参数、与系统其他模块通信及测量多通道误比特率等功能,支持所有的高速串行标准,包括:PCI Express、RapidIO、千兆以太网、XAUI等。使用IBERT核测试,只需通过JTAG接口下载设计并测试硬件,无需额外的管教和接口;大幅缩减了高速串行接口测试场景的建立和调试时间,是高速串行接口开发中理想的调试工具
在做眼图测试之前,最好了解一下GTX的结构。要不然很多参数设置,你不知道为什么要这么设置,很茫然。
板子上的GTX部分原理图
硬件图
IP 核设置
Number Protocols :设置为1,这个是设置协议数量,我们默认为1
下面是关于这个协议的设置
LineRate:这个根据自己的实际测试速率情况设置,可以是1.25G,5G,或者是其他的。不要超过7 系列最大的10G应该都可以,我设置为5G。
DataWidth: 32,默认就可以了
Refclk:125M 这个需要根据实际的电路板确定,我们这块板子的GTX Quad115和Quad 116的参考时钟是125M
Quad Count :你要测试的GTX 中包含的Quad 的个数。其中我的板子的硬件设计是有两个光纤口,分别属于Quad115,和Quad116.所以是2个。
Quad PLL: 勾选上
其中一定要注意参考时钟的选择,要根据自己测试的实际电路板原理图去选择。我的Quad115的参考时钟是CLK1,千万别选错了。
这个是选择工作的系统时钟,根据自己的板子去选择。
其中我们可以看到,这个IP和设置好以后,可以测试两个Quad,一共8个高速通道。就算你不要测试那么多的通道,IP核也没法改变。IP核是按照整个Quad去测试的。
设计好IP核之后,右键单击,使用IP核生成设计的工程。这个时候会自动生成一个测试的工程。如果你的板子的Quad参考时钟是晶振提供的,那基本就不需要在这个工程添加代码。直接编译下载就可以了。如果你的时钟是可编程时钟芯片提供的,还需要添加一些驱动代码,保证你的Quad参考时钟是正确的。
下载测试
然后就会跳出如下的界面,其中我们的板子一共连接了两个通道,FPGA会自动找连接的高速通道,显示在下面。我们可以看到误码率和传输速率。
在 Found 0 上右键,点击Create Scan ,创建眼图
5G 眼图测试
1.25G 眼图测试