ZYNQ FPGA DPU IP的使用

最新推荐文章于 2024-06-30 23:29:06 发布
最新推荐文章于 2024-06-30 23:29:06 发布
阅读量5.6k 收藏 18
点赞数 1
分类专栏： 深度学习 FPGA学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_35494379/article/details/107763321
版权

ZYNQ FPGA DPU IP的使用

版本：2019.1
开发板：ZCU102
资源：Zynq UltraScale＋ MPSoC DPU TRD 2019.1

打开Hardware Design生成HDF文件

On Linux:
  • Open a Linux terminal
  • Change directory to $TRD_HOME/pl
  • Run the following command in Vivado shell to create the Vivado IPI project
    and invoke the GUI for DPU TRD hardware design.
% vivado -source scripts/trd_prj.tcl

After executing the script, the Vivado IPI block design comes up as shown in the below figure.
在这里插入图片描述
Click on “Generate Bitstream”.在这里插入图片描述
Go to File > Export > Export Hardware
The HDF is created at $TRD_HOME/pl/prj/zcu102.sdk/top_wrapper.hdf

On windows

win10通过命令行打开某软件
在这里插入图片描述
其他操作同上

通过生产的HDF编译操作系统

工具：petalinux 2019.1（安装见文档[ug1144]: PetaLinux Tools Documentation）

1.首先通过xilinx-zcu102-v2019.1-final.bsp创建工程
cd ~
petalinux-create -t project -s /opt/pkg/petalinux/2019.1/bsp/xilinx-dpu-trd-zcu102-v2019.1.bsp
2.导入硬件描述文件
petalinux-config --get-hw-description=<path-to-hdf/dsa-directory>

在这里插入图片描述

我们使用的是zcu102开开发板的bsp对于开发板是适用的，直接退出。
在这里插入图片描述

3.编译构建
petalinux-build
4.生成BOOT.bin

Create a boot image (BOOT.BIN) including FSBL, ATF, bitstream, and u-boot.

 petalinux-package --boot --format BIN --fsbl images/linux/zynqmp_fsbl.elf --u-boot images/linux/u-boot.elf --pmufw images/linux/pmufw.elf --fpga images/linux/*.bit --force
5.使用官方Resnet50的例子
  • 将官方trd中的image中的resnet50拷贝到SD卡的BOOT目录下，将BOOT.BIN和image.ub也拷贝到BOOT目录下
  • 从SD卡上电启动
  • 用户名和密码都是root

进入 /media/card/resnet50目录，运行./resnet50
在这里插入图片描述

小铁匠_LR
关注
专栏目录
在基于ZYNQ MPSOC XCZU3CG自定义单板上运行DPU例程
硬码农二毛哥的博客
09-20 1741
在基于ZYNQ MPSOC XCZU3CG自定义单板上运行DPU例程 1 参考例程新建硬件平台 2 使用BSP新建Petalinux工程 3 导入硬件平台 4 修改设备树 5 编译 6 打包镜像，复制到SD卡 7 Build the ResNet-50 application
yolov3-tiny神经网络FPGA（ZYNQ7020）实现
热门推荐
QQ_778132974的博客
01-10 1万+
本文介绍使用ZYNQ实现yolov3-tiny，下图为ZYNQ上ARM与FPGA交互框图： 通过HLS将设计得每层网络进行封装IP核，在vivado进行调用：下图为the convolution, accumulation, max pooling, upsample and yolo blocks之间得连接。 下图为vivado上设计block框图： 下图对其中一个模块yolo_acc模块得仿真图： 本文有完整工程代码及仿真测试代码！ ...
DPU(深度学习处理单元)学习笔记2--DPU IP的使用
qq_44487483的博客
03-28 1295
自行参考[pg338-dpu]第43页(https://www.xilinx.com/support/documentation/ip_documentation/dpu/v3_3/pg338-dpu.pdf) 主要包括一下几个方面 • Add DPU IP into Repository or Upgrade DPU from a Previous Version • Add DPU IP into Block Design • Configure DPU Parameters • Connecting
2021-10-13 QT中使用DNNDK 调用dpu api 使用dpu 模型部署到zynq7020
石头剪子不的博客
10-13 1849
在QT中使用DNNDK调用xilinx DPU 部署的AI模型，交叉编译到ZYNQ7000板卡中使用
KV260 视觉 AI 套件入门--PYNQ-DPU
hi94的博客
06-30 1527
本文详细介绍了使用KV260视觉AI套件中的DPUCZDX8G深度学习处理单元（DPU）的环境搭建和开发流程。DPUCZDX8G是专为Zynq UltraScale+ MPSoC设计的，优化了卷积神经网络的计算引擎，支持广泛的运算符，使其成为执行AI推理任务的强大工具。文章从DPU的基本原理出发，解释了其工作机制，包括如何从片外存储器中提取指令以及如何在片上存储器中高效处理数据。
DPU on PYNQ-Z2系列—1.1 硬件准备—在Vivado中集成DPU IP
lulugay的博客
11-20 7365
DPU on PYNQ-Z2系列—1.1 硬件准备—在Vivado中集成DPU IP 环境要求 Vivado2019.1 DPU3.0（zcu102-dpu-trd-2019-1-190809.zip，解压后在zcu102-dpu-trd-2019-1/pl/srcs/dpu_ip） 可以在https://www.xilinx.com/products/design-tools/ai-infer...
Vitis AI修炼秘籍4. DPU IP的系统集成
亦梦云烟的博客
04-29 3784
一. Vitis硬件平台简介 Xilinx提供了一些基础的开发板平台内嵌在Vitis IDE中，用户可以直接从这些platform创建应用程序。但如果是自定义的板卡或者想要部署更多加速器IP、配置不同的性能，我们就需要创建完全自定义的硬件平台。本文介绍创建Vitis AI硬件平台的基本步骤。 硬件平台创建简介 创建一个Vitis嵌入式平台通常有三步：创建硬件接口、创建软件组件和打包平台。当然每一步也都需要进行相应的准备工作和测试。整个流程如下图所示： 各阶段简要描述如下： 步骤
Yolov4部署到ZYNQ系列4-网络地址调整和部署
weixin_41029027的博客
10-02 2219
Yolov4部署到ZYNQ系列4-网络地址调整
vivado中添加DPU IP核
u010879745的博客
04-15 5518
Xilinx的平台技术是个新事物，其说明书要么是坑，要么指迷了路，PG338《Zynq DPU v3.2 DPU》虽然尽述DPU的使用方法，但对DPU如何引入却不提，下面带你入局 先下载IP核 https://github.com/Xilinx/Vitis-AI/tree/master/DPU-TRD/dpu_ip/dpu_eu_v3_2_0 拷入你的计算机 成功引入DPU核 ...
DPU(深度学习处理单元)学习笔记1
qq_44487483的博客
03-28 4743
DPU(深度学习处理单元) 翻译自pg338-dpu DPU是一个可以配置的计算引擎，用于优化卷积神经网络，广泛应用于加速深度学习推理算法，如VGG,Resnet，OLO,SSD,FPN等。DPU中并行利用度是配置的，可以根据目标硬件平台和应用进行选择。 DPU特点： （1）一个用于访问配置和状态寄存器的AXI从接口 （2）一个用于访问指令的AXI主接口 （3）支持根据目标设备访问数据的可配置的64位或128位的AXI主接口， （4）支持每个通道的单独配置 （5）支持可选的中断请求生成 DPU受vitis
pynqz2-dpu1.4-v2019.1.zip
11-20
3. `dpu_ip`：这是一个包含DPU1.4 IP核的文件夹。IP核是Vivado中预定义的硬件模块，它封装了特定功能的逻辑电路，用户可以直接在设计中调用。DPU1.4 IP在这里是预先设计好的，可以被集成到PYNQ-Z2的系统中，用于加速...
利用Vitis开发基于ZCU106的神经网络加速器（二）——DPU编译及Demo
GaleZhang的博客
11-24 4922
前言 上一篇文章讲到了如何生成可供Vitis使用的XRT platform。这次我们使用生成的platform来开发一个完整的加速器Demo并在ZCU06上跑通。 DPU概述 DPU是Vitis AI中官方提供的FPGA神经网络加速器，其架构如下图： DP(Deep Learning Processor Unit)是专用于卷积神经网络的可配置计算引擎。 引擎中使用的并行度是设计参数和应用程序。 它包含一组高度优化的指令，并支持大多数卷积神经网络，例如VGG，ResNet，GoogleNet，YOLO，SS
FPGA进行AI推理方案
硬码农二毛哥的博客
08-02 2983
FPGA进行AI推理方案 近期在研究FPGA进行推理时，总结了一下三种方案，目前我了解使用FPGA进行推理还是少数，不知道大家有没有做过使用FPGA进行推理的项目，欢迎交流。 1 Zynq + Paddle lite 第一种方案使用Zynq+Paddlelite。Paddle-Lite 框架是 PaddleMobile 新一代架构，重点支持移动端推理预测，特点高性能、多硬件、轻量级 。支持PaddleFluid/TensorFlow/Caffe/ONNX模型的推理部署。目前已经支持 ARM CPU, Ma
DPU on PYNQ-Z2系列—3.2 部署DPU—使用DNNDK进行C++编程
lulugay的博客
03-09 3120
使用DNNDK进行C++编程 dnndk提供了一个resnet50的案例，但是那个案例是基于caffe的，我们需要稍作修改 定义input node，output node /* DPU Kernel name for ResNet50 */ #define KRENEL_RESNET50 "resnet50v1_0" /* Input Node for Kernel ResNet50 */ #d...
FPGA算法实现与DSP应用培训（1）
danxutj的博客
04-02 125
FPGA算法实现与应用技术高级研修班
算力巅峰对决，一文读懂CPU、GPU、GPGPU、FPGA、DPU、TPU
06-13 1347
通俗理解CPU、GPU、GPGPU、FPGA、DPU、TPU
1-DPU平台搭建
shenqijiji的博客
08-06 1213
这一步是因为在linux中需要找到程序的根目录下的setting.sh才可以打开程序，那么在.bashrc中添加环境变量后，在命令终端打开的时候系统会自行检查环境变量，这时就可以通过输入vivado启动vivado，不用找根目录再执行setting.sh。这里要先说明一下为什么下载完整包，官网上提供了几百M的下载包和完整包，之前有试过在线包的安装，毕竟比较小，下载也快，但是有时候会在安装即将完成的时候，验证xilinx账户时出现验证不通过的情况。不能正常HLS导出IP。
Xilinx DPU 新玩法，加速 AI 应用落地
u011837423的专栏
11-13 3848
DPU 是什么？ Xilinx® 深度学习处理器单元（DPU）是专用于卷积神经的可配置计算引擎网络。引擎中使用的并行度是设计参数，可以根据需要选择目标设备和应用程序。它包含一组高度优化的指令，并支持大多数卷积神经网络，例如 VGG、ResNet、GoogLeNet、YOLO、SSD、MobileNet、FPN 等，可将 DPU IP 作为一个模块集成到所选 Zynq®-7000 SoC 和 Zynq UltraScale™+ MPSoC 器件的可编程逻辑（PL）中，这些器件与处理系统（PS）直接相连。
ZCU106基本资料学习记录
viola_learing的博客
04-23 2782
ZCU106基本资料学习记录 4.15 以下内容均为此网站中网页阅读笔记： 1.概述 Zynq 集成片上系统TRD：包含一个在PS系统上运行的视频编解码嵌入式应用 。为了得到最优性能，TRD被分成了三个部分：PS（处理系统） ,VCU（视频处理单元）,PL（可编程逻辑） 该篇TRD主要是为了展示Zynq SOC EV设备上集成的硬核VCU单元的capabilities 软件准备： https://blog.csdn.net/xiang_shao344/article/details/81984033 赛林
zynq fpga_manager使用界限
最新发布
09-10
Zynq 是 Xilinx 推出的一种 SoC (System on Chip) 产品系列，它集成了 ARM 处理器和 FPGA (现场可编程门阵列) 逻辑单元。Zynq 结合了处理器的软件编程能力和 FPGA 的硬件可编程优势，为用户提供了一个灵活的开发平台。 FPGA Manager 是 Linux 中的一个框架，它提供了一组通用的 API，用于管理 FPGA 的配置和重配置。在 Zynq 设备上使用 FPGA Manager 主要涉及以下几个方面： 1. 驱动程序：FPGA Manager 需要与 Zynq 设备的底层驱动程序交互，以便能够进行 FPGA 配置和管理操作。 2. 配置接口：Zynq 设备提供了多种配置接口，如 JTAG、Quad SPI 等，FPGA Manager 利用这些接口与 FPGA 交互，加载和更新 FPGA 配置。 3. 设备树：在嵌入式 Linux 系统中，设备树（Device Tree）用于描述硬件设备信息。Zynq 的 FPGA Manager 需要正确的设备树描述来识别和管理 FPGA 设备。 使用界限方面，需要注意以下几点： - 权限：使用 FPGA Manager 的应用程序可能需要具备相应的权限才能进行 FPGA 配置操作。 - 性能：在配置 FPGA 时，需要考虑到系统的性能影响，因为配置过程可能占用一定的处理器和内存资源。 - 稳定性：在进行 FPGA 配置时，要确保操作的稳定性，避免在配置过程中造成系统不稳定。 - 版本兼容性：确保 FPGA Manager 的版本与 Zynq 设备的固件和内核版本兼容。 - 安全性：在远程或通过网络配置 FPGA 时，要注意安全性问题，防止恶意配置。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值