FPGA学习笔记

最新推荐文章于 2024-09-05 23:34:52 发布
最新推荐文章于 2024-09-05 23:34:52 发布
阅读量234 收藏
点赞数
分类专栏： FPGA学习笔记 文章标签： fpga开发 学习 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_38116583/article/details/130323842
版权

第一章 FPGA学习笔记之Iverilog安装

文章目录

前言

本系列笔记主要是记录FPGA的学习过程，便于后续查找相关笔记，本章主要记录Iverilog软件安装过程；

一、软件介绍

Iverilog是一个开源小型的仿真工具，结合Sublime编辑器可以实现verliog代码语法错误检查。

二、Iverilog软件安装

1.安装过程

右击下述图标，管理员运行。
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
安装路径注意不要设置为中文；
在这里插入图片描述
选择安装软件库，全选；
在这里插入图片描述

在这里插入图片描述
f94c77c5c4dcab48754c6df356ada.png
在这里插入图片描述
在这里插入图片描述
软件安装完成，桌面会出现如下图标。
在这里插入图片描述
接下来进行环境变量配置：
右击此电脑->属性->高级->环境变量
在这里插入图片描述
在这里插入图片描述
![在这里插入图片描述](https://img-blog.csdnimg.cn/7749ec1b40ec4f4e83e535f8b517dd7b.png

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

2.测试安装是否成功

打开计算机开始–>运行–>CMD
在CMD窗口输入iverilog，安装成功会出现如下图所示结果；

在这里插入图片描述

总结

以上就是iverliog软件的安装过程，第二章进行Sublime软件的安装过程记录；

痴心妄想的洛仔
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
FPGA 学习笔记
chuckfql的专栏
11-30 392
1. 计数器学习 module my_counter(clk,rstn,led);    input clk;  input rstn;  output reg led;   reg[24:0] count;      always@(posedge clk,negedge rstn)      if(rstn == 1'b0)       count = 1'b0;
【第二届集成电路EDA备赛】二、Icarus Verilog（iverilog）快速上手使用（基于Linux）
悟已往之不谏 知来者之可追
11-07 3615
一、iverilog源码下载编译安装 安装一些必要的依赖，如下： sudo apt-get install autoconf sudo apt-get install gperf sudo apt-get install bison sudo apt-get install flex sudo apt-get install g++ sudo apt-get install gcc sudo apt-get install git 输如以下命令，下载iverilog源码： git clone https:
Linux下利用iverilog进行功能仿真，利用gtkwave查看仿真输出波形
zoomdy's blog
03-12 1万+
原文：《Linux下利用iverilog进行功能仿真》 linux下面进行硬件仿真，可以使用modelsim，但是modelsim不是开源软件，安装需要破解，很是麻烦，而iverilog是linux下的一款开源仿真软件，利用它再配合shell脚本可以方便的实现自动化仿真并查看波形。 本文档以 Ubuntu12.04 为例子,讲解 Linux 系统下使用 iverilog 和 gtkwave 进...
手把手的iVerilog仿真教程：基于开源工具iVerilog Assistant
热门推荐
庸手著文章
02-20 1万+
iverilog介绍 iverilog是一个开源的Verilog综合和仿真工具。这个工具在各大高校，国内外都有广泛的使用，其有一个配套的波形查看工具GTKWave，可以完成相当一部分数字芯片的RTL仿真任务。 Icarus Verilog主页 由于iverilog是一个非常轻量的工具，相较于Modelsim这些专业的软件，其使用也是非常简单的。个人使用iverilog工具做科研、开发完全不用担心版权问题。 iverilog Assistant介绍 由于iverilog是一个基于命令行操作的工具，对于习惯GU
记一下终于用iverilog搭建好仿真环境
yinjian0924的博客
03-15 2744
动机 一开始准备在linux系统里仿真的，看了非常多的教程，写的已经非常详细了，但是我这脑子还招架不住啊，最后转向在windows进行仿真，过程跟linux中其实是一样的，但是我电脑的linux系统始终找不到我的输入文件。下面记录一下（及其）详细的过程，也希望给各位刚开始接触的人有所帮助！ iverilog软件下载 下载入口(windows版本)： http://bleyer.org/icarus/ 下载最新版本，即下图的第一个，里面已经包含了vvp、gtkwave的包，所以不需要额外下载。
iverilog安装
Gemini2015的专栏
01-04 1万+
开始学习Verilog HDL了，别人推荐了iverilog这个小型仿真工具。比起大型的IDE，个人感觉初期还是用这些简洁的工具要好一些。 iverilog运行于终端模式下，安装完成之后通过iverilog执行编译，生成的文件通过vvp执行仿真。 配合gtkwave可以实现图形化的波形显示。 关于iverilog的安装，官网给出了教程 另外，网上的教程比较多。 主要就是三个平
FPGA学习笔记之嵌入式锁相环模块ALTPLL的配置和调用
05-01
### FPGA学习笔记之嵌入式锁相环模块ALTPLL的配置和调用 #### 背景介绍 本文档基于Quartus II 13.0 SP1 (64-bit)、Modelsim SE-64 10.1c 和 DE2-70 开发板。目标是通过一个具体的实验来学习和初步使用锁相环(PLL)...
FPGA学习笔记及使用书籍
09-15
FPGA学习笔记及使用书籍 本资源摘要信息涵盖了FPGA学习笔记及使用书籍，涉及数字IC设计逻辑门原理图、Verilog基础语法等知识点。 一、数字IC设计逻辑门原理图 数字IC设计逻辑门原理图是数字电路设计的基础。通过...
FPGA学习笔记之时序处理技巧-完整版-综合文档
05-14
本篇“FPGA学习笔记之时序处理技巧-完整版”将深入探讨如何在FPGA设计中有效地处理时序问题，以优化系统性能和可靠性。以下是基于标题和描述中的关键知识点的详细阐述： 1. **FPGA基础知识**：FPGA由可配置的逻辑...
FPGA学习笔记之mif文件生成方法总结
07-16
FPGA学习笔记中总结了如何生成mif文件的不同方法，这些方法对于FPGA设计的初学者来说是非常重要的。mif文件，全称为Memory Initialization File，即内存初始化文件，主要被用于初始化FPGA中的RAM或ROM。mif文件能够...
FPGA——VGA协议
weixin_44569216的博客
08-29 1403
用于FPGA学习——从硬件角度来讲解VGA协议
FPGA随记---inout端口的处理
m0_59337107的博客
09-02 949
为了进一步考虑，当一个模块的inout端口作为输出时，那么另一个模块的inout端口必须作为输入；反之，当一个模块的inout口用作输入时，那么另一个模块的inout口一定是输出口。那么，连接到inout口的另一个模块是什么情况呢？显然，另一个模块也应该是一个inout端口，一个inout端口不能独立存在。解决这个问题的方法是将DataIn声明为reg类型，将reg类型变量复制到always进程块中，需要添加一个控制信号，由always敏感表监控，保证inout端口的输出不能直接贯通到Datain处。
FPGA开发：Verilog数字设计基础
qq_74114817的博客
09-03 2237
IP核，全称知识产权核（Intellectual Property core），在集成电路设计领域中扮演着重要角色。通俗地解释，IP核就是那些已经设计好、验证过，并可以重复使用的电路功能模块或设计模块。它们就像是构建积木一样，可以被设计师们用来快速搭建出复杂的集成电路系统，从而大大缩短设计周期，提高设计效率。软IP固IP（Firm IP Core）和硬IP软IP软IP通常是用硬件描述语言（如VHDL或Verilog）编写的功能描述，它只定义了电路的行为和功能，而不涉及具体的电路实现细节。
FPGA第 9 篇，Verilog 中的关键字和基数
weixin_65793170的博客
09-05 1168
⭐在 Verilog 中，关键字（Keywords）和基数（Radix）是语言的重要组成部分，它们有助于描述和定义硬件设计。上期分享了 Verilog 的基本使用，以及数据类型、逻辑值和算数运算符的简单应用，掌握这些技能基础，我们可以高效地设计和验证 FPGA 电路，从而实现所需的数字系统功能。上期介绍了 Verilog 中的数据类型、逻辑值以及算术运算符，​​​​​​​具体，请看上篇， Verilog中的数据类型、逻辑值以及算术运算符 https://blog.csdn.net/weixin_6579
Verilog中编写注意事项及代码风格
weixin_38786847的博客
09-03 617
（1）大小写敏感；（2）编译指令中的前导符号；
vivado 创建时间约束2
最新发布
cckkppll的博客
09-05 470
vivado 创建时间约束2
DDS基本原理--FPGA学习笔记
Hilaryw的博客
09-04 553
DDS信号发生器原理：
xilinx通用RAM或者FIFO设计
星旭的博客
09-05 416
1、在 Vivado 中，XPM（Xilinx Parameterized Macros）是 Xilinx 提供的一组预定义的、参数化的硬件描述语言 (HDL) 宏模块，用于简化设计流程和提高设计效率。缺点：依赖Xilinx平台，虽然XPM生成的RAM和FIFO不像使用IP核那样可以在图形化界面中直观查看，但我们可以自定义一个wrapper来封装XPM模块，并通过Xilinx的宏定义进行区分。4、调用XPM ，通过调用Xilinx的XPM库，可以灵活配置RAM和FIFO，兼顾性能和简洁性。
小梅哥Xilinx FPGA学习笔记
08-24
小梅哥在学习Xilinx FPGA期间进行了积极的探索，特别是对Cyclone V SOC的开发流程进行了学习。从裸机到基于Linux嵌入式系统，小梅哥实现了FPGA和ARM Cortex-A9 CPU之间的双向控制和数据传输。 在代码编写方面，小梅哥设计了一个名为mux2的模块，用于实现二选一多路器。模块包含了输入和输出端口，并通过assign语句实现了信号的赋值。 在激励文件中，小梅哥使用reg和wire定义了输入和输出信号，并通过mux2模块进行了实例化。然后，通过initial块生成了一系列的激励信号，对模块进行仿真。 总结来说，小梅哥在Xilinx FPGA学习笔记中记录了自己对Cyclone V SOC的学习、代码编写和激励文件的使用。这些学习内容对于理解FPGA开发流程以及实现特定功能非常有帮助。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [FPGA自学笔记——设计与验证VIP版.pdf](https://download.csdn.net/download/qq_30307853/11656682)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *2* *3* [小梅哥Xilinx FPGA学习笔记1——二选一多路器](https://blog.csdn.net/weixin_42454243/article/details/122026484)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值