FPGA精要

本文深入探讨了FPGA的基础知识,包括查找表LUT的工作原理、FPGA的经典架构、设计流程,以及Verilog的门级、数据流和行为级描述。还详细讲解了格莱码转换、FIFO的实现、同步/异步逻辑、时序设计、亚稳态及其防止措施,T触发器和异步复位同步释放的概念,最后提到了仲裁器的应用。
摘要由CSDN通过智能技术生成

一. 查找表 LUT(Lookup table) 基本原理

        首先将逻辑功能转换为真值表,然后加载到查找表的配置存储单元中,然后使用多选器根据输入信号,选择相应的存储单元的值送到输出端口。可以看到在查找表中布线是固定的而逻辑是可以重复编程的。

二 .FPGA经典架构

         每个LE是由一个查找表和一个触发器构成的,查找表用来实现组合逻辑,D触发器用来实现时序逻辑。多个LE(logic element)通过本地开关矩阵互联构成逻辑块,逻辑块同可重复编程的布线通道和布线开关构成Logic Tile,Logic Tile作为设计模块大量复制形成规模可随意扩

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

-铁头娃-

谢谢

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值