数电基础(5)--锁存器和触发器


当电路任意时刻的输出状态不仅与当前的输入信号有关,而且与此前电路的状态有关,这种电路称为 时序逻辑电路。时序电路由组合逻辑电路和存储电路组成,电路中存在反馈。而 锁存器和触发器是构成时序逻辑电路的基本逻辑单元。

  • 锁存器与触发器都能自行保持电路状态
  • 锁存器对脉冲电平敏感,在电平作用下改变状态
  • 触发器对脉冲边沿敏感,在脉冲上升/下降沿的变化瞬间改变状态

一、双稳态电路

在这里插入图片描述

二、SR锁存器

描述时序逻辑电路的状态要引入现态与次态的概念,对于SR锁存器
在这里插入图片描述状态0:当R=0、S=0时,若Qn=1,则Qn+1=1,,若Qn=0,则Qn+1=0
状态1:当R=0、S=1时,电路状态置1,若Qn=1,则Qn+1=1,,若Qn=0,则Qn+1=1,S信号消失后,新的状态将被记忆下来。
状态2:当R=1、S=0时,电路状态置0,若Qn=1,则Qn+1=0,,若Qn=0,则Qn+1=0,R信号消失后,新的状态将被记忆下来。
状态3:当R=1、S=1时,电路状态不确定。

一般RS锁存器要加上使能信号。
在这里插入图片描述

三、D锁存器

SR锁存器当R=1、S=1时,电路状态不确定,为了解决这个问题,迫使RS信号互补,这就是D锁存器。
在这里插入图片描述

四、触发器

在《计算机体系结构》一文中,将使能信号换成脉冲发生器就构成触发器了,这是一种便于理解的解释,但不是真实的情况

主从D触发器的电路结构与原理

当触发信号为低电平时,从锁存器关闭,输入端信号阻塞在主锁存器的输出端。当触发信号跳变为高电平的瞬间,主锁存器关闭,触发信号跳变之前的最后的输入端信号传递到从锁存器的输出端。
在这里插入图片描述在这里插入图片描述

集成D触发器芯片的内部逻辑电路图

在这里插入图片描述

触发器的动态参数

在这里插入图片描述

  1. 建立时间:为保证D触发器内部电路建立稳定状态,所需的脉冲信号上升时间
  2. 保持时间:保证D状态可靠地经过从锁存器,传输到最终输出端的时间。
  3. 触发脉冲宽度:保证内部各门正确翻转的时间
  4. 传输延迟时间:脉冲起作用到新状态建立的时间
  5. 最高触发频率:触发器能稳定工作的最高频率

五、触发器的逻辑功能

在这里插入图片描述
使用特性表、特性方程、状态图描述触发器的逻辑功能

D触发器

在这里插入图片描述

JK触发器

在这里插入图片描述在这里插入图片描述

T触发器

在这里插入图片描述在这里插入图片描述

SR触发器

在这里插入图片描述

如何用D触发器设计各类触发器?

在这里插入图片描述
在这里插入图片描述

相关推荐
©️2020 CSDN 皮肤主题: 大白 设计师:CSDN官方博客 返回首页