整体设计框图:
写:pc通过串口将命令发送给FPGA ,串口接收模块UART_RX将命令发送给命令解析模块Cmd_encode,命令解析模块将命令和待写入数据分离,将数据写入wfifo,再写入SDRAM
读:SDRAM将上一次读取数据输出,存储到读FIFO,将数据通过串口发送模块发送到PC端。
整体设计框图:
写:pc通过串口将命令发送给FPGA ,串口接收模块UART_RX将命令发送给命令解析模块Cmd_encode,命令解析模块将命令和待写入数据分离,将数据写入wfifo,再写入SDRAM
读:SDRAM将上一次读取数据输出,存储到读FIFO,将数据通过串口发送模块发送到PC端。