SDRAM控制器学习（二）串口接收模块

串口接收模块时序设计

rx： LSB数据位开始，MSB数据最高位结束，发送停止位。此工程未使用奇偶校验位。

rx_t:延时处理，PC端和FPGA端的时钟域不一致，要对接收数据进行跨时钟域处理，打三拍用来捕获rx从空闲到起始位的下降沿。

rx_flag:拉高时,FPGA正在接收串口发来的数据

baud_cnt：波特率计数器，FPGA晶振50MHZ，表示发送一个BIT需要多少时钟周期，（1/9600）*10^9/20=5208,

bit_flag:检测串口发过来的数据，计数到5208一半拉高。

bit_cnt:对已经接收的数据计数。

rx_data:对接收到的数据进行串转并，寄存器

po_flag:拉高时表示已经完成，可以对rx_data内数据进行处理。