Mentor-dft 学习笔记 day19-Tool Behavior Setup&Scan Data Definition&Good/Fault Simulation

How to Tie Undriven Signals

在设计中，可能有几个未驱动的网络，这些网络是不与固定值绑定的输入信号。当您读取网表时，应用程序会为模块中的每个未驱动网或浮动引脚发出警告消息。ATPG工具必须在ATPG期间“虚拟”地将这些引脚绑定到固定的逻辑值。 如果未指定值，应用程序将使用默认值X，您可以使用set_tied_signals命令更改该值。set_tied_signals命令为被测电路的每个模块中未使用add_tied_signals命令指定的每个命名浮动网络或引脚指定一个固定值。 要添加绑定信号，请在设置模式提示符下使用add_tied_signals命令。 在处理未驱动信号时，delete_tied_signals、report_tied_signals和set_tied\usignals命令非常有用。

• delete_tied_signals — Deletes the current list of specified tied signals.//删除

• report_tied_signals — Displays current list of specified tied nets and pins.//展示

• set_tied_signals — Sets default for tying unspecified undriven signals.//赋值

Primary Input Constraints

该工具可以在ATPG过程中约束主要输入。 要向特定接点添加接点约束，请使用add_input_constraints命令。您可以指定一个或多个主输入管脚路径名以约束为以下格式之一：常数0（C0）、常数1（C1）、高阻抗（CZ）或未知（CX）。

How to Mask Primary Outputs

设计可能包含某些没有选通功能的主输出引脚。或者，在类似的情况下，您可能希望通过观察来掩盖某些输出，以进行设计权衡实验。 在这些情况下，可以使用add_output_mask命令屏蔽这些主要输出。

Slow Pad Addition

在高速运行测试时（可能用于路径延迟测试模式），假设从内部寄存器通过I/Opad返回到内部寄存器的环回路径可以在单个时钟周期内稳定并不总是安全的。假设环回路径在单个时钟周期内稳定，可能导致验证ATPG pattern的问题，或者可能导致测试期间的产量损失。 为了防止此环回引起的问题，请使用add_input_constraints命令逐个引脚修改双向I/O引脚的模拟行为。 对于慢速焊盘，I/O焊盘的模拟会发生变化，以便在主输入未被驱动时，传播到内部逻辑的值为X。这将导致根据环回值捕获所有观测点的X。

• delete_input_constraints — Resets the specified I/O pin back to the default simulation

mode.

• report_input_constraints — Displays all I/O pins marked as slow

Bus Contention Checks

如果在三态驱动器总线和多端口触发器和锁存器上使用争用检查，该工具将拒绝（来自内部测试模式集）ATPG进程生成的可能导致总线争用的模式。 要设置争用检查，可以使用set_contention_check命令。 默认情况下，争用检查是打开的，开关-Warning和-Bus也是打开的，这会导致工具检查三态驱动程序总线，并在模拟期间发生总线争用时发出警告。

要显示争用检查的当前状态，请使用report_environment命令。检查总线争用时，可以使用以下命令：

• analyze_bus — Analyzes the selected buses for mutual exclusion.

• set_bus_handling — Specifies how to handle contention on buses.