HDLbits 刷题 --Mt2015 q4

See mt2015_q4a and mt2015_q4b for the submodules used here. The top-level design consists of two instantiations each of subcircuits A and B, as shown below.

译：

​
有关这里使用的子模块，请参阅mt2015_q4a和mt2015_q4b。顶层设计包括子电路A和子电路B的两个实例，如下图所示。

​

module top_module (input x, input y, output z);
    assign z = (((x^y)&x) | (~(x^y)))^(((x^y)&x) & (~(x^y)));
endmodule

运行结果：