数字信号处理——直接型FIR滤波器设计（1）

---

目录

引言

设计说明

1、FIR滤波器理论简介

2、直接型FIR滤波器的结构

3、FPGA设计思路

3.1 FIR滤波模块

3.2 滤波器功能验证激励模块

4、FPGA设计结构

4.1 FIR 滤波模块

4.2 DDS激励模块

5、编程实现

5.1 FIR滤波器模块

5.1.1 产生FIR系数、量化、写入COE

5.1.2 直接性FIR滤波器模块设计（关键）

5.1.3 ROM IP 配置说明

5.2 DDS模块

 6、联合仿真验证功能

参考说明

---

---

---

引言

之前有写过赛灵思 FIR IP核的使用教程，确实直接调用IP核设计固然来的快，问题少，稳定。但是作为一个数字信号处理专业的人，还是有必要自己用Verilog实现一下FIR滤波器。因为FIR滤波器的结构众多。还是值得深究的。在设计的过程中打磨技术。

本篇博客就详细说明 直接型FIR滤波器 设计过程，给出详细设计思路，设计源码（仅供参考），验证过程及其MATLAB源码。下篇会上板调试验证结果的准确性。

设计说明

FPGA设计平台：VIVADO IDE 2018.3 （WIN10 操作系统）

FPGA芯片型号：xc7a35tfgg484-2

MATLAB验证平台：MATLAB R2022a

---

1、FIR滤波器理论简介

学过数字信号处理（DSP）都应该对FIR滤波器有所了解。

此处对FIR滤波器的基本点做简单总结：

• FIR滤波器长度为 N ，阶数为 N-1；
• FIR滤波器有N-1个极点，且均在Z=0处；
• FIR滤波器的结构：直接型、转置型、