第十章:电压和频率缩放设计示例
上一章介绍了动态电压调节和自适应电压调节。本章介绍两个电压调节示例:ULTRA926和ATLAS926。这两款芯片都被设计为低功耗设计技术的技术范例。
10.1 电压调节-联华电子130nm的实例
ULTRA926技术演示芯片使用ARM926EJ-S作为自适应电压调节的测试载体。ULTRA926是ARM、Synopsys、Artisan、NSC和UMC之间的合作成果。整个SoC设计由ARM为联华电子开发,Synopsys提供EDA方法和实现,Artisan提供IEM专用单元库和PLL组件,美国国家半导体公司提供自适应DVFS(AVS)电源技术。
该芯片是使用联电的130 nm工艺实现的。该工艺的额定电源轨电压为1.2V,这为应用DVFS技术和获得有价值的节能留下了一些有用的裕度。
作为一种方法论开发工具,它提出了全面产品设计必须解决的主要设计和验证问题。
10.1.1 ULTRA926系统设计框图
如图10-1所示,ULTRA926系统同时支持DVFS和AVS。
高速缓冲存储器和CPU标准单元逻辑共享VDDCPU电源域,因为在该技术中有足够的余量来对存储器进行电压缩放,因此它们被一起进行电压缩放和电源门控。
紧耦合存储器(TCM)具有自己的电压缩放域VDDRAM,它在功能上根据VDDCPU的电压进行缩放,但也可以在CPU断电时保持较低的保持电压。钳夹器允许RAM控制信号在CPU断电时被隔离。
电平转换器处理CPU子系统和SoC之间的电压缩放接口。CPU时钟在A