12.整个工程进行仿真

标题1.前言

 在对顶层模块进行仿真的时候，我们需要列化一个eeprom的仿真模型，给我们发送响应信号。这个模型在网上可以下载
 但是注意这个eeprom的仿真模型有一个bug，就是我们在仿真代码中列化该模块，设置该eeprom仿真模块A0,A1,A2的地址的时候必须配置为000，否则会有问题。
 所以在仿真的时候我们顶层模块代码，配置IIC设备地址的时候，最后三位地址也要是000

标题2.仿真代码

`timescale 1ns/1ns
module tb_eeprom_byte_rd_wr();
//wire define
wire scl ;
wire sda ;
wire stcp;
wire shcp;
wire ds ;


//reg define
reg clk ;
reg rst_n ;
reg key_wr;
reg key_rd;

 //时钟、复位信号
initial begin
    clk = 1'b1 ;
    rst_n <= 1'b0 ;
    key_wr <= 1'b1 ;
    key_rd <= 1'b1 ;
    #200
    rst_n <= 1'b1 ;
    #1000
    key_wr <= 1'b0 ;
    key_rd <= 1'b1 ;
    #400
    key_wr <= 1'b1 ;
    key_rd <= 1'b1 ;
    #20000000
    key_wr <= 1'b1 ;
    key_rd <= 1'b0 ;
    #400
    key_wr <= 1'b1 ;
    key_rd <= 1'b1 ;
    #40000000
    $stop;
end
 always #10 clk = ~clk;
 
defparam eeprom_byte_rd_wr_inst.KEY_FILTER_CNT_MAX = 5;//减少按键等待时间
defparam eeprom_byte_rd_wr_inst.i2c_rw_data_inst.CNT_WAIT_MAX = 1000;//减少对eeprom两次读写之间的间隔
eeprom_byte_rd_wr eeprom_byte_rd_wr_inst
(
    .sys_clk (clk ), //输入工作时钟,频率 50MHz
    .sys_rst_n (rst_n ), //输入复位信号,低电平有效
    .key_wr (key_wr ), //按键写
    .key_rd (key_rd ), //按键读
    
    .sda (sda ), //串行数据
    .scl (scl ), //串行时钟
    .stcp (stcp ), //输出数据存储寄时钟
    .shcp (shcp ), //移位寄存器的时钟输入
    .ds (ds ) //串行数据输入

);

//-------------eeprom_inst-------------
M24LC64 M24lc64_inst
(
    .A0 (1'b0 ), //器件地址
    .A1 (1'b0 ), //器件地址
    .A2 (1'b0 ), //器件地址
    .WP (1'b0 ), //写保护信号,高电平有效
    .RESET (~rst_n ), //复位信号,高电平有效
    
    .SDA (sda ), //串行数据
    .SCL (scl ) //串行时钟
);

endmodule