HDLBits Rule90

最新推荐文章于 2024-08-10 07:53:05 发布

闪光的正幸

最新推荐文章于 2024-08-10 07:53:05 发布

阅读量92

点赞数

分类专栏： FPGA HDLBits刷题文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_43406377/article/details/129033574

版权

FPGA HDLBits刷题专栏收录该内容

49 篇文章 2 订阅

订阅专栏

1、这个题我感觉就是一个for循环的使用，我也不知道这个rule90到底是个啥。

完整代码如下：

module top_module(
    input clk,
    input load,
    input [511:0] data,
    output [511:0] q ); 

    always@(posedge clk)begin
        if(load)begin
           q<=data; 
        end
        else begin
            q[0]<=(1'b0^q[0])^(q[0]^q[1]);
            q[511]<=(q[510]^q[511])^(q[511]^1'b0);
            for(int i=1;i<511;i++)
                q[i]<=(q[i-1]^q[i])^(q[i]^q[i+1]);
        end
            
    end
    
    
endmodule