基于FPGA的HDB3 码编译码器的设计（下）

BinaryStarXin

于 2023-11-19 00:10:40 发布

阅读量199

点赞数

分类专栏： FPGA技术汇总分享2 文章标签： fpga开发 HDB3 码译码器 VHDL硬件描述语言 FPGA 设计知识 EDA 工具位同步提取模块仿真硬件工程

本文链接：https://blog.csdn.net/qq_43416206/article/details/134484012

版权

FPGA技术汇总分享2 专栏收录该内容

55 篇文章 15 订阅 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文详细介绍了基于CPLD的HDB3码译码器设计，探讨了使用CPLD进行设计的优势，包括缩短研制周期、降低成本和提高设计灵活性。文章阐述了译码器的FPGA实现流程，包括双单极性变换、译码功能模块、误码检测和位同步提取模块的设计。通过VHDL硬件描述语言进行编程，实现了HDB3码到NRZ码的转换，并进行了详细的仿真验证，证明了设计的正确性和有效性。

摘要由CSDN通过智能技术生成

第4章HDB3 译码器实现方法分析
采用可编程逻辑器件(CPLD)进行设计,通过设计芯片来实现系统功能的方法称为基于芯片的设计方法。与传统的 ASIC 设计相比，用可编程逻辑器件进行设计具有更多的优点:(1) 电路设计人员使用FPGA/CPLD 进行电路设计时,不需要具备专门的 ICI 集成电路深层次的知识,可以使设计人员集中精力进行电路功能设计。(2) 缩短研制周期。可编程 ASIC 相对于用户而言，可以按一定的规格型号像通用器件一样在市场上买到,其 ASIC 功能的实现完全独立于 IC 工厂，由用户在实验室或办公室就可完成，由于采用先进的 EDA 技术，可编程逻辑器件的设计与编程均十分方便和有效，整个设计通常只需几天便可完成，缩短了产品研制周期，有利于产品的快速上市。(3) 降低设计成本与直接设计掩膜 ASIC 相比，使用 CPLD 的费用小、成功率高。(4) 提高设计灵活性。可编程逻辑器件是一种由用户编程实现芯片功能的器件,与由工厂编程的掩膜 ASIC 相比，具有更好的设计灵活性。首先，配套的设计软件，如 MAX+PLUSII提供了多种的设计方法，其中包括了原理图的设计方法，编程设计方法，方便灵活，为用户提供了方便。第二，可编程逻辑器件在设计完成后可立即编程仿真!21，有利于及早发现设计中的问题，完善设计:第三，可编程逻辑器件中大多数器件均可反复多次编程，为设计修改和产品升级带来了方便。