基于FPGA的HDB3 码编译码器的设计（上）

摘 要:HDB3 码是基带传输系统中常用的码型。本设计是基于 EMP7128设计的一个完整的 HDB3码的译码器。给出了硬件设计电路图、软件设计流程和HDB3译码器的仿真波形。该译码器中除了包含有译码的电路外，还包含有单双极性转换，误码检测和位同步提取等功能。双单极性变换的作用是使得双极性的 HDB3 码能够进入 CPLD，同时易于做数字逻辑分析。其中的位同步提取功能是利用超前滞后型数字锁相环从编码序列中提取出位同步信号，并把该信号作为译码部分的时钟。位同步模块中最为关键的一步是在 CPLD 实现若干个上升沿触发数字单稳。总体来说，该译码器具有外围电路简单,工作稳定，抗干扰能力强等特点。此实现方法具有硬件设计简单、运行速度快、成本低等优点。同时由于CPLD可重复编程的特点，可以对它进行在线修改，便于设备的调试和运行。此编译码器已经过实际测试，运行稳定可靠，可用于实际电路中。

关键词:HDB3码:FPGA:译码器:位同步

HDB3 Encoder Decoder Based on FPGA
Abstract: HDB3 code is the commonly used code in the transmission system . It is an intactHDB3 decoder designed on the basis of EMP7128 to originally design. This paper presentsthe circuit diagram of hardware design, the flow of software design and the simulatedwaveform of HDB3 encoder and decoder. Also include single polarity to bipolar conversionbesides including the circuit of the decode in this de