EMI 工程师完整指南1.7

BinaryStarXin

已于 2024-05-01 00:30:41 修改

阅读量487

点赞数 6

分类专栏：嵌入式硬件开发提升之路2 文章标签：人工智能 EMI 工程师硬件工程嵌入式硬件物联网 pcb工艺硬件架构

于 2024-03-05 20:16:51 首次发布

本文链接：https://blog.csdn.net/qq_43416206/article/details/136488288

版权

嵌入式硬件开发提升之路2 专栏收录该内容

163 篇文章 5 订阅 ¥29.90 ¥99.00

订阅专栏

超级会员免费看

本文详细探讨了在采用控制器驱动的分立式高、低侧功率MOSFET的DC/DC稳压器电路中，如何应对EMI的挑战。分析了分立式FET相较于集成FET的难点，如紧凑性、死区时间管理和寄生电感，并提出了优化PCB布局、选择合适元器件以降低dv/dt和di/dt来减少EMI的方法。此外，文章提供了关键高频功率回路的分析，强调了低EMI的PCB布局设计原则和案例，包括元器件排布、GND平面设计、电感和开关节点布局、栅极驱动器布线以及EMI管理策略。

摘要由CSDN通过智能技术生成

第 6 部分 — 采用离散 FET 设计的 EMI 抑制技术

简介

本系列文章的第 1 部分至第 5 部分中，介绍了抑制传导和辐射电磁干扰 (EMI) 的实用指南和示例，尤其是针对采用单片集成功率 MOSFET 的 DC/DC 转换器解决方案进行了详细介绍。在此基础上，本文继续探讨使用控制器驱动分立式高、低侧功率 MOSFET 对的 DC/DC 稳压器电路适用的 EMI 的抑制技术。使用控制器（例如图 1 所示同步降压稳压器电路中的控制器）的实现方案具有诸多优点，包括能够增强电流性能，改善散热性能，以及提高设计选择、元器件选型和所实现功能的灵活性。

图 1：驱动功率 MOSFET Q1 和 Q2 的同步降压控制器的原理图

然而，从 EMI 角度来看，采用分立式 FET 的控制器解决方案与采用集成 FET 的转换器相比，更具挑战性。主要有两方面的考量因素。首先，在紧凑性方面，采用 MOSFET 和控制器的功率级的印刷电路板 (PCB) 布局比不上采用优化引脚布局和内部栅极驱动器的功率转换器集成电路 (IC