信号与电源完整性分析（三）反射和噪声

约束驱动布局

1. 实际布线时，对于不同的布线长度，一定要考虑反射的影响。一般对于短距离的布线，可以不加匹配电阻，震荡现象不是很严重。但当布线长度很长（与波长相当），造成严重的波形失真问题，就必须要考虑到如何匹配的问题。
2. 源端串行匹配：是在尽量靠近源端的位置（防止电源和电阻之间形成局部反射）串行插入一个电阻Rs。
   优点：实现简单，一般只需要在电路中加一个电阻，节省了PCB的空间；这种形式的匹配不增加任何直流负载，不增加电源消耗；当驱动高容性负载时可提供限流作用，这种限流作用可以帮助减小地弹噪声；不增加对地的阻抗。
   缺点：驱动端输出阻抗可能受影响改变，不容易精确地调节串联电阻的最佳匹配值；不能消除多个负载之间的反射；增加了RC时间常数从而减缓了负载端信号的上升时间，不适用于很高速信号传输。
3. 负载端并行匹配：在传输线的末端并联Z0大小的电阻元件，使终端负载的等效阻抗和传输线的特性阻抗接近。
   更适合高速信号。但是在终端电阻上消耗更多的能量，增加了直流负载，会导致下降沿过快，降低了高输出时的电平值。

标题电源分配系统PDS中的噪声

1. 开关噪声

产生开关噪声的原因：
① 包含高频能量的CPU快速时钟速率和快速边缘速率，由CPU的开关特性产生时钟频率，时钟频率会产生谐波，这些谐波会导致严重的普通模式噪声问题。
② 在总线中含有高频能量的总线时钟速率和边沿速率。
③ 当CPU由空闲状态向全能状态改变时，CPU的运行速度会随之上升，同时要求PDS的频率由低变高。
必须注意的是，PDS必须能够处理所有的可能的电流暂态频率。
在器件的输出状态改变时，有时需要一个较大的电流，器件电源引脚和地引脚的电压就将发生跳变。当器件的输出设置为静态值时，电压值就会恢复正常，这种现象通常被称为地反射或电源反射；当器件的多重引脚同时通向（全部电平或的全部低电平）发生转换时，将会产生更加严重的问题。

2. 共模噪声

高速集成电路开关中的晶体管把电荷从电源平面提取出来并将其导入地平面，电源平面缺乏足够的电荷来满足电荷传输的需求，所以当频率达到400MHz时，在电荷传输的过程中就需要去耦电容器。
如果频率高于平面的固有谐振频率，平面表现的就像一个大的谐振结构，平面就会支持在开关事件激励结构时产生的高速指令模式。这样做会引起高频热点，如果这些热点在I/O器件，或者连接器的附件产生，这样会导致相关传输线带来大量辐射。

3. 电源噪声

电源和地平面中的电感会引起电源噪声。dI/dt表示电流的变化率。流过电感器的正的dI/dt会在电感器两端产生电压降，从而造成芯片接入端供电电压的下降，并引起芯片供电电压的负尖峰。。。。。（解决：1减小开关速度，2优化PCB布线，3选择抗干扰能力强的器件）导致的性能问题。类似的，电感器上负的···会造成芯片接入端电压升高，从而造成正尖峰，引发可靠性问题。
当从电源流出的电流为某一特定的电路供电时，就会在PCB的其他电路上看到电压变化。在减小电源平面的电感的同时，有效地降低电源平面的电容有助于减小电源噪声，为所设计的PDS设定一个特定的目标阻抗值有助于降低电源平面对地电感，从而减小了电源噪声。