Vivado ILA核数据能触发，但波形有时刷新有时不刷新

江碧可余白

于 2024-12-03 00:20:26 发布

阅读量804

点赞数 11

分类专栏： Vivado杂谈文章标签： fpga开发嵌入式硬件

本文链接：https://blog.csdn.net/qq_44631312/article/details/144201777

版权

Vivado杂谈专栏收录该内容

1 篇文章

订阅专栏

1. 问题现象

JTAG调试时，设置触发条件后，开始触发后能够满足条件进行触发，但是波形界面的波形有时候会刷新，有时候不刷新，一直是上一次抓取的波形数据

2. 解决方法

修改JTAG的下载速率，如下图：

①开始硬件调试，正确连接后，Hardware选择上面Xilinx绿色部分，鼠标左键点击弹出下面的框图

②Hardware Target Properties选择Properties一栏

③PARAM展开后，FREQUENCY一栏修改JTAG的下载速度，实测增大下载速度会导致条件触发后无法正常刷新，降低频率可以便正常，本人测试时降低到10000000变得正常

关注博主即可阅读全文

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

江碧可余白

关注关注

11
点赞
踩
1

收藏

觉得还不错? 一键收藏
1
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

1、【Xilinx下载器】如何修改下载器速度

qq_43416206的博客

11-05

2551

说明在某些场景需要修改下载器速度，此时只需在vivado中的下载界面配置一下即可步骤 1.在Vivado中连接下载器（接不接开发板都行） 2.按照下图的步骤修改下载器速率（不同版本的下载器最高速度不同）

（242）Vivado 使用ILA IP核在线调试无法加载调试波形永久解决

m0_46498597的博客

04-23

1794

（242）Vivado 使用ILA IP核在线调试无法加载调试波形永久解决 1 文章目录 1）文章目录 2）FPGA入门与提升课程介绍 3）FPGA简介 4）Vivado 使用ILA IP核在线调试无法加载调试波形永久解决 5）技术交流 6）参考资料 2 FPGA入门与提升课程介绍 1）FPGA入门与提升文章目的是为了让想学FPGA的小伙伴快速入门以及能力提升； 2）FPGA基础知识； 3）Verilog HDL基本语法； 4）FPGA入门实例； 5）FPGA设计输入，包括代码输入

1 条评论您还未登录，请先登录后发表或查看评论

vivado烧写FPGA速度调节

abc763274289的博客

07-12

1万+

vivado使用JTAG烧写XilinxFPGA速度调节vivado烧写FPGA速度调节 vivado烧写FPGA速度调节在使用vivado进行FPGA工程开发时，经常会遇到vivado烧写FPGA速度不适配的情况。这个时候就需要我们去调节速度。很多同学可能不太清楚在哪里这个速度。下面这张图红色框中即为速度修改的地方。 ...

ila抓取信号没有波形

weixin_48437318的博客

11-29

1201

在做adda的实验，想利用vivado的在线逻辑仪分析数据的波形，信号添加进来了一直处于idle状态。ILA 采样时钟频率不得低于 JTAG 下载器时钟频率的 2.5 倍。因为程序中ila的频率为25MHz默认下载器频率为15MHz，4） VIVADO 无法识别到 ILA 等；下载器时钟频率设置为10MHz就有信号输出了。原来是因为，ILA 的时钟频率不合适导致的。1） ILA 工作不正常，无法启动；2）状态跳转不正常或报错等；3）无法抓取波形；

vivado 硬件器件编程

cckkppll的博客

03-30

2003

vivado 硬件器件编程

调试经验01：ila界面弹出后，无法触发数据；或者vivado调整jtag时钟

qq_37715403的博客

01-11

4404

解决ila界面弹出后，无法触发数据。

ISE/Vivado调试过程中经常遇到的几种warning，以及解决办法，一些verilog使用技巧

热门推荐

weiyunguan8611的博客

09-02

8万+

由于最近已经也刚刚接手项目，遇到特别多的问题，所以把遇到的问题记录一下，自己学习的同时，把过程分享出来，希望对大家有一定的帮助，共同进步。下面就是ISE调试过程中经常遇到的几种warning，以及解决办法，自己整理成文档，以供参考： 1、Redeclaration of ansi port XX is not allowed “不允许重新声明ansi端口XX”。出现的原因是在程序中声明了两......

vivado 使用波形 ILA 触发器和导出功能

cckkppll的博客

04-22

1738

vivado 使用波形 ILA 触发器和导出功能

[FPGA/Vivado/ILA]Vivado的ILA核在Waveform界面无任何变化，抓取不到信号和数据

KKKKKKOBE_24的博客

12-04

1万+

使用Vivado软件操作ILA核，在Waveform界面如遇到抓取不到信号的问题，如下图所示：可能在以下方面出现问题：最基础也是最重要的：通过IP Catalog产生ILA核后，是否在代码里例化ILA？ILA例化的信号是否正确？可以打开synthesized design和implemented design，查看schematic中的看看连接情况。 Add Prodes：是否加入需要观察的信号？添加需要观察的信号，方便观察各个时刻的波形和数据。 Trigger Setup：是否设置触发信

vivado下使用ILA抓取波形

Tristone的学习笔记

03-10

5万+

第一部分：RTL设计在RTL中想要抓取的信号前加上（*keep = "TRUE"*）例如想要抓取cnt信号：（*keep = "TRUE"*）reg [3:0] cnt = 4'd0;第二部分:加入ILA核在vivado工程中打开IP Catalog选项，找到ILA核进入配置ILA核的选项：第一页第二页：配置结束之后点击OK第三部分：在RTL中嵌入ILA核在vivado...

xilinx Vivado TCL语言命令手册

07-23

TCL脚本语言被集成在了xilinx的Vivado工具中，使用该语言可以方便快速的实现很多vivado需要手动操作，甚至不能手动操作的功能，极大的加快开发和验证效率。举例来说，我曾用TCL脚本实现jtag一键式加载逻辑（先手动操作一遍，然后将tcl console显示的命令封装为脚本），也曾用TCL脚本实现一键式编译工程。所以，个人感觉是非常有用的，该官方文档里对各类TCL命令进行了详细说明。

【Vivado那些事儿】使用 Python 提取 ILA 数据

OpenFPGA的博客

04-24

796

ILA应该是调试AMD-Xilinx FPGA最常用的IP。在调试中，我们希望 ILA 中的波形可以提供有关设计问题的所有信息，但情况并非如此。对于复杂的调试，我们还需要将 ILA 捕获的真实数据存储到可以进一步处理的文件中。根据放置 ILA 的位置，我们可以通过不同的方式使用文件中包含的信息。ILA 监视输出数据 – 可用于验证实例化的模型的正确性。ILA 监视输入数据 – 可用于将数据输入到测...

VIVADO-ILA调试相关注意事项（持续记录...）

wpf的博客

08-23

2421

个人记录调试

2021-02-08

A15619228315的博客

02-08

1279

vivado下载ltx后刷新不出ila tcl界面显示the debug hub core was not detected 原因可能是： 1.dbg_hub没有时钟或者时钟为0/1，可以直接打开综合网表，看一下hub的时钟 2.给hub或者ila的时钟不对，打开综合网表检查 3.debug的时钟频率低于jtag频率，提高debug时钟频率或者降低jtag频率 ...

【随时更新】vivado使用问题总结记录

yindq1220的博客

07-14

1万+

赛灵思FPGA使用问题总结

Vivado ILA观察KHz低频信号

weixin_39615959的博客

07-05

4035

例如，要使用ILA观察一个100KHz的信号A，为了能让JTAG能正常显示出所抓信号的波形，通常要确保A信号所连接的ILA HUB频率是JTAG的2.5倍以上。但是，如果你在set up debug时，仅把信号A加进来的话，那么HUB的时钟也就一定是100KHz了，这时候当你用JTAG下载时，由于最低可选频率是125KHz以上，所以你就肯定抓不到信号波形了。方法有两个：手动修改XDC把HUB时钟设置为一个高频时钟 connect_debug_port dbg_hub/clk [get_nets &lt

FPGA JTAG接口下载速度很慢

“电源先生”的博客

05-11

5863

1. 通过JTAG接口为FPGA下载程序时遇到了速度很慢甚至ISE上配置TCK时钟最小的为250kHz时，依然无法保证下载成功。 JTAG接口及用于钳位保护的肖特基二极管电路如下所示： 2. 电路设计时原理图中所用肖特基二极管的型号是ON SEMI BAT54S，封装为SOT-23 3L，丝印Marking为L44，其Datasheet中的信息如下所示： 3. 但...

【Xilinx JTAG to AXI】PG174 JTAG to AXI文档整理

记录学习历程

03-20

4801

JTAG toAXI主IP内核是一个可定制的内核，可以生成AXI事务并驱动系统中FPGA内部的AXI信号。可以使用IP定制Vivado中的参数选择AXI总线接口协议。概述 JTAGtoAXIMaster是一个可定制的IP内核，可作为AXIMaster来驱动AXI传输。此IP可在VivadoIP集成器中使用，也可在Vivado项目中以HDL进行实例化。图中显示了一个AXI系统，它使用JTAG TO AXI...

vivado波形ila

最新发布

04-02

<think>嗯，用户想在Vivado里用ILA看波形，这我得仔细想想步骤。首先，我记得ILA是集成在FPGA设计中的逻辑分析仪，用来调试硬件信号的。那配置的话，应该是在Vivado里添加ILA核吧。步骤大概是这样的：先在IP Catalog里找到ILA，然后设置参数，比如探针数量、采样深度这些。然后例化到HDL代码里，综合生成比特流，下载到板子上。不过用户可能更关心具体操作步骤，比如如何添加ILA核，如何触发设置，怎么保存和加载波形文件。对了，用户提供的引用里提到保存ILA文件，用export功能，还有TCL命令read_hw_ila_data和display_hw_ila_data。这部分需要注意，可能用户已经生成了ila文件，但不知道怎么加载。所以回答里要包括保存和加载波形的步骤，包括图形界面和TCL命令两种方法。比如，保存的时候选File > Export > Export ILA Data，然后选择路径。加载的话，可以用Hardware Manager里的选项，或者直接输入TCL命令。还有，用户可能需要知道触发条件的设置，比如设置触发条件为某个信号边沿或者特定值。这部分在添加ILA核的时候就需要配置触发端口，或者在运行时通过Hardware Manager设置。另外，采样深度也很重要，大的采样深度会占用更多资源，但能捕获更长时间的数据，需要根据需求平衡。生成相关问题的话，用户可能对如何分析数据、优化ILA配置或者与其他工具结合使用感兴趣。比如如何将ILA数据导出到其他格式，或者如何调整采样深度，或者常见的调试技巧。需要确保问题覆盖用户可能遇到的后续疑问。</think>### Vivado中ILA的配置与使用步骤 1. **添加ILA核** - 打开IP Catalog，搜索"ILA" - 配置参数： - 探针数量（Monitor Type） - 采样深度（Sample Data Depth） - 触发条件（Trigger Ports） - 生成IP核后例化到HDL代码中[^1][^2] 2. **硬件连接与下载** ```tcl open_hw_manager connect_hw_server open_hw_target set_property PROGRAM.FILE {bitstream.bit} [current_hw_device] program_hw_device ``` 3. **波形捕获设置** - 通过Hardware Manager设置触发条件： - 边沿触发/电平触发 - 组合逻辑触发 - 设置采样窗口位置（Window Data Depth） 4. **数据保存与加载** - 保存波形： ```tcl write_hw_ila_data -csv_file data.csv ila_1 ``` - 加载历史波形： ```tcl read_hw_ila_data /path/to/ila_data.ila display_hw_ila_data ``` 5. **波形分析技巧** - 使用Waveform窗口的测量工具 - 添加总线解析格式（二进制/十六进制） - 通过Markers进行时序测量