FPGA学习——ipcore之PLL

最新推荐文章于 2024-09-02 19:41:04 发布

鱼没有脚.

最新推荐文章于 2024-09-02 19:41:04 发布

阅读量124

点赞数

分类专栏： FPGA语法学习文章标签： fpga开发学习

本文链接：https://blog.csdn.net/qq_44982210/article/details/131274090

版权

FPGA语法学习专栏收录该内容

9 篇文章 1 订阅

订阅专栏

1.创建ipcore

创建ipcore

2.ipcore设置

3.将创建的ipcore例化到顶层文件

module ex_ipcore(
    input wire sclk,
    output wire oclk1,
    output wire oclk2,
    output wire locked
);

pll1	pll1_inst (
	.inclk0 ( sclk ),
	.c0 ( oclk1 ),
	.c1 ( oclk2 ),
	.locked ( locked )
	);

endmodule

4.测试文件

`timescale 1ns/1ns

module tb_ex_ipcore;

reg sclk;
wire oclk1,oclk2,locked;

initial begin
    sclk=0;
end

always #10 sclk = ~sclk;

ex_ipcore ex_ipcore_inst(
    .sclk(sclk),
    .oclk1(oclk1),
    .oclk2(oclk2),
    .locked(locked)
);

endmodule

5.自动化仿真文件

quit -sim
.main clear

vlib work

vlog ./tb_ex_ipcore.v
vlog ./altera_lib/*.v
vlog ./../design/*.v
vlog ./../ipcore_dir/PLL1/pll1.v

vsim -voptargs=+acc work.tb_ex_ipcore

add wave tb_ex_ipcore/ex_ipcore_inst/*

run 1us