BCD 计数器

最新推荐文章于 2023-11-13 20:58:11 发布

傻童:CPU

最新推荐文章于 2023-11-13 20:58:11 发布

阅读量1.4k

点赞数

分类专栏： FPGA verilog 文章标签： fpga verilog

本文链接：https://blog.csdn.net/qq_45159887/article/details/118672670

版权

FPGA 同时被 2 个专栏收录

145 篇文章 144 订阅 ¥9.90 ¥99.00

订阅专栏

超级会员免费看

verilog

87 篇文章 35 订阅 ¥19.90 ¥99.00

订阅专栏

超级会员免费看

本文介绍了使用Verilog实现BCD计数器的详细过程，包括模块结构、端口定义、代码实现和仿真结果。同时，针对综合后仿真中的冒险竞争问题，提出了六条关键设计原则，如正确使用阻塞和非阻塞赋值，避免在同一always块中混合使用等，以确保FPGA设计的正确性和稳定性。欢迎探讨更多FPGA相关问题。

摘要由CSDN通过智能技术生成

BCD 计数器

模块如下：
在这里插入图片描述
端口命名如下：

在这里插入图片描述
代码如下：

`timescale 1ns / 1ps
//
//当两个 BCD 码相加，如果和等于或小于 1001b(即十进制数 9)，不需要修正；如
//果相加之和在 1010b 到 1111b(即十六进制数 0AH～0FH)之间，则需加 6d 也就是 0110 进行
//修正；如果相加时，本位产生了进位，也需加 6 进行修正。
//
module BCD_Counter(
            input clk,
            input rst_n,
            input cin,
            output wire cout,
            output [3:0]q
    );

//计数器的计数值为 9时
reg [3:0] cnt;//计数器寄存器
always@(posedge clk or

了解本专栏

超级会员免费看

傻童:CPU

关注

0
点赞
踩
0

收藏

觉得还不错? 一键收藏
打赏
0
评论
BCD 计数器

BCD 计数器模块如下：端口命名如下：代码如下：`timescale 1ns / 1ps////当两个 BCD 码相加，如果和等于或小于 1001b(即十进制数 9)，不需要修正；如//果相加之和在 1010b 到 1111b(即十六进制数 0AH～0FH)之间，则需加 6d 也就是 0110 进行//修正；如果相加时，本位产生了进位，也需加 6 进行修正。//module BCD_Counter( input clk, input r
复制链接

扫一扫