XILINX_IP核_DMA

最新推荐文章于 2024-04-27 11:51:46 发布
最新推荐文章于 2024-04-27 11:51:46 发布
阅读量2.7k 收藏 5
点赞数 3
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_45579489/article/details/123200761
版权

DMA:direct memory assess 直接内存访问，不在cpu干预的模式下完成数据的交互，节省cpu资源
DMACR:DMA控制寄存器
DMASR:DMA状态寄存器
在Xilinx的产品中有硬核DMA和软核DMA之分，如ZYNQ系列的板卡中包含PS模块即arm，是存在硬核DMA的，硬核DMA的传输速度不如PL端FPGA上的IP核即软核DMA

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

DMA IP使用详见PG021手册

DMA两种基础模式
1、SG disable，简单模式，由cpu配置相应寄存器即可完成传输，
优点：操作简单，消耗FPGA资源较少
缺点：确定了起始地址后，数据只能连续的读写，若想在新的区域读写则需要重新配置，开始新的传输
2、SG enable ，将传输的基本参数（起始地址、传输长度等）存储在内存中，这些参数被称为BD（Buffer Descriptor），在工作时，通过SG接口加载和更新BD中的状态
优点：操作复杂
缺点：确定了起始地址后，数据只能连续的读写，若想在新的区域读写则需要重新配置

进阶模式——cyclic dma mode
SG模式的升级应用
在这里插入图片描述

victor-f
关注
  • 3
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
AXI DMA IP核使用说明
weixin_43418104的博客
02-19 2970
AXI DMA提供内存和AXI4-Stream 目标外设之间的高带宽直接内存访问。DMA除了配置为直接DMA模式外，还可以配置为scatter/gather（S/G）模式，S/G模式减轻CPU负担。为了掌握对DMA的使用方法，需要对DMA IP核有足够的了解。
dma_ip_drivers:Xilinx QDMA IP驱动程序
05-17
Xilinx DMA IP参考驱动程序 赛灵思QDMA Xilinx PCI Express多队列DMA（QDMA）IP通过PCI Express提供了高性能的直接内存访问（DMA）。 可以在UltraScale +设备中实现PCIe QDMA。 linux内核驱动程序和DPDK驱动程序都...
Xilinx中DMA相关驱动代码
12-25
Xilinx设计中，特别是7系列SOC设计，诸如ZYNQ系列，在FPGA与DDR交互时会用到VDMA、CDMA、ADMA等，此为其驱动部分代码
第十一节，ZYNQ的AXI_DMA的使用
想做一条贪吃蛇
05-23 1万+
ZYNQ的AXI_DMA的使用 1 DMA控制器架构原理 AXIDMA:官方解释是为内存与AXI4-Stream外设之间提供高带宽的直接存储访问，其可选的scatter/gather功能可以将CPU从数据搬移任务中解放出来，在ZYNQ中，AXIDMA就是FPGA访问DDR3的桥梁，不过该过程受ARM的监控和管理。使用其他的IP（也是AXI4-Stream转AXI4-MM）可以不需要ARM管理。...
AXI DMA IP核使用方法
weixin_63989952的博客
03-15 467
将PL端数据通过AXI DMA上传至PS端，输入数据为axi stream接口。AXIS_MM2S: axi stream 内存到外设，无需地址（对外写）;AXIS_S2MM: axi stream 外设到内存，无需地址（对外读）;AXI_MM2S/AXI_S2MM: DDR内存映射总线，用于访问DDR，需要地址。写通道对应S_AXIS_S2MM / M_AXI_S2MM，由外设往内存写数据；读通道对应M_AXI_MM2S / M_AXIS_MM2S，由内存往外设读数据；
xilinx DMA IP核(二) —— 文档阅读
weixin_33804582的博客
03-09 2426
　　本笔记不记录DMA的Scatter/Gather特性。DMA上有三种总线：AXI4-LIte（对寄存器进行配置），AXI4-Memory Map（用于与内存交互）和AXI4 Stream（用于与外设交互）。在寄存器模式下，寄存器分为两部分：MM2S和S2MM，每个部分包括Control Register, Status Register, Source Address, 和Transfer L...
DMA IP核学习笔记
quhai1340的博客
11-27 3910
** DMA IP核学习笔记 ** DMA：外部设备不通过CPU直接与系统内存交互 Xilinx 官方给出的DMA ip核功能介绍：The AXI Direct Memory Access (AXI DMA) IP provides high-bandwidth direct memory access between the AXI4 memory mapped and AXI4-Stream ...
【教程】Xilinx FPGA里面的AXI DMA IP核的简单用法（以读写Floating-point IP核数据为例）
ZLK1214的专栏
01-25 9608
在FPGA里面，AXI DMA这个IP核的主要作用，就是在Verilog语言和C语言之间传输大批量的数据，使用的通信协议为AXI4-Stream。 Xilinx很多IP核都是基于AXI4-Stream协议的，例如浮点数Floating-point IP核，以及以太网Tri Mode Ethernet MAC IP核。要想将Verilog层面的数据搬运到C语言里面处理，就要使用DMA IP核。 本文以浮点数Floating-point IP核将定点数转换为浮点数为例，详细讲解AXI DMA IP核的使用方法。
FPGA（基于xilinx）中PCIe介绍以及IP核XDMA的使用
热门推荐
Njustxiaobai的博客
09-14 1万+
Xilinx中PCIe简介以及IP核XDMA的使用,以及基于xdma的最小系统的建立
FPGA Vivado AXI _DMA IP介绍
风中少年的博客
09-05 1万+
参考文档：《pg021》 IP Facts Introduction AXI DMA内核是用于XilinxVivado®设计套件的软Xilinx IP内核。AXI DMA在内存和AXI4-Stream目标外设之间提供高带宽直接内存访问。其可选的分散/收集功能还可以从中央处理单元（CPU）卸载数据移动任务。 Features • 符合AXI4标准 ；（Compliant合规） • 可选分...
【Xilinx DMA】Xilinx FPGA DMA介绍
记录学习历程
02-07 6920
DMA(Direct Memory Access 直接内存访问) 可以在不受CPU干预的情况下，完成对内存的存取。 在PS和PL两端都有DMA，其中PS端的是硬核DMA，而PL端的是软核DMA。 如何选用这两个DMA呢？ 如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA； 而对于大量数据的搬运，内存DDR3到PL的软核AXI DMA，并且用HP接口以达到高速传输的效果，但是其缺点是会占用FPGA的一部分逻辑资源，以内存换速率。 AXI DMA为内存和AXI4
xilinx DMA IP核(一) —— loop测试 代码注释
weixin_34319999的博客
02-11 2003
　　本篇笔记中的代码来自：米联科技的教程“第三季第一篇的DMA_LOOP环路测试” 　　硬件的连接如下图所示： 图：DMA Loop Block Design 橘色的线就是DMA加FIFO组成的一个LOOP循环，红色圈圈是AXI_LITE的控制和两个读写完成的中断。 　　米联科技教程提供的该测试代码文件是以下四个，我删除了其中关于OLED的部分。 图：DMA Loop 测试源码结...
dma_ip_drivers-master_qdmavidado_QDMA_Xilinx_DMAFPGA_dmadriver_源
09-30
主要包含Xilinx FPGA DMA各类驱动
XILINX_DDR3_IP核使用教程
08-05
XILINX_DDR3_IP核使用教程
Xilinx pg021_axi_dma 英文文档翻译
10-22
1、Xilinx PG021_AXI_DMA英文文档翻译。 2、AXI_DMA V7.1 LogiCORE IP Product GUide 3、提供三份文档：1、PG021官方英文文档；2、PG021 AXI DMA 中文翻译WORD版本；3、PG021 AXI DMA中文翻译PDF版本
Xilinx xdma IP核配套Windows 驱动 Win7 Win10
04-13
Xilinx xdma IP核配套Windows 驱动，Win7 Win10 都有 Xilinx xdma IP核配套Windows 驱动，Win7 Win10 都有 Xilinx xdma IP核配套Windows 驱动，Win7 Win10 都有 Xilinx xdma IP核配套Windows 驱动，Win7 Win10 都有 ...
【紫光同创盘古PGX-Lite 7K教程】——（盘古PGX-Lite 7K开发板/PGC7KD-6IMBG256第七章）数字钟实验例程
MYMINIEYE的博客
04-24 599
数码管显示模块相比前一个实验需要增加一个功能：当进入校准模式时数码 管的校准位需要进行闪烁，故而引入一个 1S 的周期信号，在 1S 时间内 0.5s 正 常点亮，0.5s 不点亮使得数码管闪烁；按轻触按键 KEY0，进入校准模式，第一次按下 KEY1，进入分钟低位计数 校准调节，之后再次按下 KEY0，校准位将会往左移动 1 位，直到校准位为时钟 计数高位时，按下 KEY0 将推出校准模式，进入正常计数模式；2、计时校准功能：通过对应按键控制调整分钟计时与时钟计时，调整的过程中对应位需要闪烁；
PotatoPie 4.0 实验教程(23) —— FPGA实现摄像头图像伽马(Gamma)变换
ICMakerChipdebug的博客
04-23 848
如底部的灰阶显示，亮度加倍时返回的也是真实的物理亮度（译注：这里亮度是指光子数量和正相关的亮度，即物理亮度，前面讨论的是人的感知亮度；对于CRT，Gamma通常为2.2，因而，输出亮度 = 输入电压的2.2次幂，你可以从本节第二张图中看到Gamma2.2实际显示出来的总会比预期暗，相反Gamma0.45就会比理想预期亮，如果你讲Gamma0.45叠加到Gamma2.2的显示设备上，便会对偏暗的显示效果做到校正，这个简单的思路就是本节的核心。Gamma 曲线的形状决定了图像的亮度和对比度的变化程度。
PotatoPie 4.0 实验教程(31) —— FPGA实现摄像头图像高斯滤波
最新发布
ICMakerChipdebug的博客
04-27 425
高斯滤波是一种常见的图像处理技术，用于去除图像中的噪声和平滑图像。它的原理基于统计学中的高斯分布（也称为正态分布）。在高斯滤波中，一个二维的高斯核函数被用来对图像中的每个像素进行加权平均。这个高斯核函数定义了一个权重分布，使得距离中心像素越远的像素在平均过程中具有较小的权重，而距离中心像素越近的像素具有较大的权重。这种权重的分布导致了一个平滑的效果，因为图像中每个像素的值都是由周围像素的加权平均所决定的。高斯滤波的主要优点是能够有效地去除高斯噪声和其他类型的噪声，同时保持图像的边缘和细节。
dma+pcie+ip核
11-18
DMA（Direct Memory Access）是一种计算机技术，它允许外部设备直接访问系统内存，而无需CPU的干预。而PCIe（Peripheral Component Interconnect Express）是一种高速串行扩展总线，用于连接计算机内部的外部设备。在FPGA中，DMA和PCIe通常结合使用，以实现高速数据传输。IP核是一种可重用的设计模块，用于在FPGA中实现特定的功能。因此，DMA+PCIe+IP核通常用于实现高速数据传输和通信。 在Xilinx FPGA芯片中，有多种DMA+PCIe+IP核可供选择，包括Xilinx官方推出的XAPP1052和XMDA IP核、以色列Xillybus FPGA PCIe DMA IP核、GitHub上的RIFFA（AReusable Integration Framework For FPGA Accelerators）IP核以及北大无线可重构体系结构课题小组的框架：EPEE（Efficient and Flexible Host-FPGA PCIe Communication Library）。 这些IP核具有不同的特性和功能，例如支持不同的PCIe链路速率和宽度、支持不同的Xilinx器件、支持不同的DMA引擎等。使用这些IP核，可以在FPGA中实现高速、灵活和可靠的DMA+PCIe通信，以满足不同应用的需求。 下面是一个使用Xilinx官方推出的XMDA IP核实现DMA+PCIe通信的示例： ```verilog // DMA+PCIe通信IP核示例 module dma_pcie_ip_core ( input clk, // 时钟信号 input rst, // 复位信号 input [31:0] dma_addr, // DMA地址 input [31:0] dma_data, // DMA数据 input dma_write, // DMA写使能信号 input dma_read, // DMA读使能信号 output [31:0] pcie_addr, // PCIe地址 output [31:0] pcie_data, // PCIe数据 output pcie_write, // PCIe写使能信号 output pcie_read // PCIe读使能信号 ); // 在此处实现DMA+PCIe通信IP核的功能 endmodule ```

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值