数电笔记之第三章门电路之cmos反相器静态特性

最新推荐文章于 2023-11-20 18:36:42 发布

filp-flop

最新推荐文章于 2023-11-20 18:36:42 发布

阅读量1k

点赞数 2

文章标签： fpga开发

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/qq_45926544/article/details/122263240

版权

数字信号中，输入信号范围要在0和电源之间，vgs想上升，

Vdd也要升上去

低电平输出特性：Vol=f(IOL)，同样的输入的低电流下，vgs上升，输出低电平下降

• Vgs 的取值要和 vdd 之间形成映射， vgs 有多高取决于 vdd

• 注意：数字电路中，信号源取值是什么范围，和电源之间有什么关系

关注

2
点赞
踩
9

收藏

觉得还不错? 一键收藏
0
评论
数电笔记之第三章门电路之cmos反相器静态特性

数字信号中，输入信号范围要在0和电源之间，vgs想上升，Vdd也要升上去低电平输出特性：Vol=f(IOL)，同样的输入的低电流下，vgs上升，输出低电平下降•Vgs的取值要和vdd之间形成映射，vgs有多高取决于vdd•注意：数字电路中，信号源取值是什么范围，和电源之间有什么关系...
复制链接

扫一扫

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。