System Verilog 视频缩放图像缩放 vivado 仿真

已于 2022-08-25 14:24:38 修改
阅读量3.1k 收藏 43
点赞数 7
分类专栏： 视频处理 文章标签： fpga开发 verilog systemverilog 视频缩放 图像缩放
于 2022-08-22 10:41:34 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_46621272/article/details/126439519
版权

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_46621272/article/details/126439519

System Verilog 视频缩放图像缩放 vivado 仿真

文章目录

前言

  • Verilog 做图像视频算法仿真时，只能看见相关波形，不能直观查看计算后的图像视频效果。本文以临近缩放算法为例，用 BMP 图片文件代替视频数据来做图像视频缩放算法仿真。最终输出缩放后的 BMP 图片文件。可以通过查看图片的办法直观显示图像缩放算法产生的效果。本文中阐述的仿真环境适合很多采用 Verilog FPGA 实现的视频图像算法的仿真。比如各种视频缩放、旋转、拉伸等算法，比如视频滤波、降噪等算法。

一、Verilog 图像视频临近缩小算法仿真，代码大部分采用 Syetem Verilog 语言编写。

1. testbench 逻辑框图

在这里插入图片描述

2. testbench 激励文件 video_scale_down_near_testbench.sv System verilog 代码

  • 本仿真激励文件，运行后能产生十几张不同缩放比例的图片，运行时间大概几分钟时间。
//video_scale_down_near_testbench.sv
`timescale 1ns/100ps

module video_scale_down_near_testbench;

reg			rst_n;
reg			vclk;
reg			frame_sync_n;


parameter RESET_PERIOD			= 1000000.00;
parameter FRAME_H_PERIOD		= 16*1000*1000;			//16ms
parameter FRAME_L_PERIOD		= 60*1000;				//60us

parameter VIN_CLK_PERIOD_A		= 10;					//100MHz

initial	vclk = 0;
always	vclk = #(VIN_CLK_PERIOD_A/2.0) ~vclk;

initial	begin
	#0					frame_sync_n = 1;
	#RESET_PERIOD		frame_sync_n = 0;		// 16.7ms 帧脉冲
	while(1)
	begin
	#FRAME_L_PERIOD		frame_sync_n = 1;
	#FRAME_H_PERIOD		frame_sync_n = 0;
	end
end


initial	begin
	rst_n = 0;
	#RESET_PERIOD
	rst_n = 1;
end


logic	[23:0]	v1_dat;
logic			v1_valid;
logic			v1_ready;
logic	[15:0]	v1_xres;
logic	[15:0]	v1_yres;

logic	[23:0]	v2_dat;
logic			v2_valid;
logic			v2_ready;
logic	[15:0]	v2_xres;
logic	[15:0]	v2_yres;

parameter VIN_BMP_FILE	= "vin.bmp";
parameter VIN_BMP_PATH	= "../../../../../";
parameter VOUT_BMP_PATH	= {VIN_BMP_PATH,"vouBmpV/"};//"../../../../../vouBmpV/";


	bmp_to_videoStream	#
	(
		.iBMP_FILE_PATH		(VIN_BMP_PATH),
		.iBMP_FILE_NAME		(VIN_BMP_FILE)
	)
	u01
	(
		.clk				(vclk),
		.rst_n				(rst_n),
		.vout_dat			(v1_dat),			//视频数据
		.vout_valid			(v1_valid),			//视频数据有效
		.vout_ready			(v1_ready),			//准备好
		.frame_sync_n		(frame_sync_n),		//视频帧同步复位，低有效
		.vout_xres			(v1_xres),			//视频水平分辨率
		.vout_yres			(v1_yres)			//视频垂直分辨率
	);


	video_scale_down_near u02
	(
		.vin_clk			(vclk),
		.rst_n				(rst_n),
		.frame_sync_n		(frame_sync_n),		//输入视频帧同步复位，低有效
		.vin_dat			(v1_dat),			//输入视频数据
		.vin_valid			(v1_valid),			//输入视频数据有效
		.vin_ready			(v1_ready),			//输入准备好
		.vout_dat			(v2_dat),			//输出视频数据
		.vout_valid			(v2_valid),			//输出视频数据有效
		.vout_ready			(v2_ready),			//输出准备好
		.vin_xres			(v1_xres),			//输入视频水平分辨率
		.vin_yres			(v1_yres),			//输入视频垂直分辨率
		.vout_xres			(v2_xres),			//输出视频水平分辨率
		.vout_yres			(v2_yres)			//输出视频垂直分辨率
	);

	bmp_for_videoStream	#
	(
		.iREADY				(7),				//插入 0-10 级流控信号， 10 是满级全速无等待
		.iBMP_FILE_PATH		(VOUT_BMP_PATH)
	)
	u03
	(
		.clk				(vclk),
		.rst_n				(rst_n),
		.vin_dat			(v2_dat),			//视频数据
		.vin_valid			(v2_valid),			//视频数据有效
		.vin_ready			(v2_ready),			//准备好
		.frame_sync_n		(frame_sync_n),		//视频帧同步复位，低有效
		.vin_xres			(v2_xres),			//视频水平分辨率
		.vin_yres			(v2_yres)			//视频垂直分辨率
	);


//	assign	v2_xres = v1_xres-1;//*1.3;
//	assign	v2_yres = v1_yres-1;//*1.1;	//0.13,0.22,0.32,0.41,0.52,0.61,0.83,0.99

	logic	[15:0]	fn = 0;
	
	always_ff@(negedge frame_sync_n)
	begin
		fn		<= #1 fn + 1;
		case(fn)
		0:		begin	v2_xres	<= #1 v1_xres/1 - 0;	v2_yres	<= #1 v1_yres/1 - 0;	end
		1:		begin	v2_xres	<= #1 v1_xres/1 - 1;	v2_yres	<= #1 v1_yres/1 - 1;	end
		2:		begin	v2_xres	<= #1 v1_xres/2 + 1;	v2_yres	<= #1 v1_yres/2 + 1;	end
		3:		begin	v2_xres	<= #1 v1_xres/2 + 0;	v2_yres	<= #1 v1_yres/2 + 0;	end
		4:		begin	v2_xres	<= #1 v1_xres/2 - 1;	v2_yres	<= #1 v1_yres/2 - 1;	end
		5:		begin	v2_xres	<= #1 v1_xres/3 + 1;	v2_yres	<= #1 v1_yres/3 + 1;	end
		6:		begin	v2_xres	<= #1 v1_xres/3 + 0;	v2_yres	<= #1 v1_yres/3 + 0;	end
		7:		begin	v2_xres	<= #1 v1_xres/3 - 1;	v2_yres	<= #1 v1_yres/3 - 1;	end
		8:		begin	v2_xres	<= #1 v1_xres/5 + 1;	v2_yres	<= #1 v1_yres/5 + 1;	end
		9:		begin	v2_xres	<= #1 v1_xres/5 + 0;	v2_yres	<= #1 v1_yres/5 + 0;	end
		10:		begin	v2_xres	<= #1 v1_xres/5 - 1;	v2_yres	<= #1 v1_yres/5 - 1;	end
		11:		begin	v2_xres	<= #1 v1_xres/7 + 1;	v2_yres	<= #1 v1_yres/7 + 1;	end
		12:		begin	v2_xres	<= #1 v1_xres/7 + 0;	v2_yres	<= #1 v1_yres/7 + 0;	end
		13:		begin	v2_xres	<= #1 v1_xres/7 - 1;	v2_yres	<= #1 v1_yres/7 - 1;	end
		default	:	$stop;
		endcase
	end
endmodule

3. 图片文件产生视频数据流 bmp_for_videoStream.sv verilog 代码

4. 临近缩小 video_scale_down_near.sv verilog 代码

5. 临近缩放 video_scale_near_v1.sv 代码

6. 将视频流输出写入 BMP 图片文件 bmp_to_videoStream.sv verilog 代码

7. 用 C 语言编写的临近缩放算法

  • https://blog.csdn.net/qq_46621272/article/details/126459136
  • 在我们做 verilog 算法时，输出的结果是否正确？需要一个正确的参考。需要一组正确的输出图片与本仿真结果做比对。采用与本实验中相同的算法，用 C 语言实现，可以帮助阅读”临近缩小 video_scale_down_near.sv“算法的理解。C 语言执行后输出的图片文件与本仿真运行产生的 BMP 用软件二进制比对无任何差异。

二、部分图像视频算法效果图片。

1.缩小原始图片

原始 960x540 图片
在这里插入图片描述

2. 临近缩小效果图 verilog 代码实现

临近缩小 2：1 480x270 图片
在这里插入图片描述

3. 双线性缩小效果图 verilog 代码实现

双线性缩小 2：1 480x270 图片，可以对比临近缩小图中间的文字部分
在这里插入图片描述

4.放大原始图片

原始 160x120 图片
在这里插入图片描述

5. 大比例临近放大效果图 verilog 代码实现

临近1:5 放大800x600 图片
在这里插入图片描述

4. 大比例双线性放大效果图 verilog 代码实现

双线性1:5 放大800x600 图片
在这里插入图片描述

5. 椒盐降噪中值滤波效果拼图 verilog 代码实现

椒盐降噪效果拼图
在这里插入图片描述

6. 锐化算法效果图 verilog 代码实现

原始月亮环形山图片
在这里插入图片描述

锐化后月亮环形山图片
在这里插入图片描述

三、系列文章陆续更新相关连接

    1. system verilog 临近缩放仿真实验
    1. system verilog 双线性缩放仿真实验(陆续更新)
    1. system verilog 图像处理行缓存 linebuffer 仿真实验(陆续更新)
    1. system verilog linebuffer 应用图像中值滤波仿真实验(陆续更新)
    1. system verilog linebuffer 应用图像高斯滤波仿真实验(陆续更新)
    1. system verilog linebuffer 应用图像拉普拉斯滤波仿真实验(陆续更新)

四、下载链接

本仿真工程文件下载，采用 Xilinx vivado 2017.4 版本
system verilog vivado 图像视频缩放代码，仿真工程
system verilog vivado 图像视频缩小代码，仿真工程

老皮芽子
关注
  • 7
    点赞
  • 踩
  • 43
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 6
    评论
专栏目录
scaler_fpga_视频缩放_verilog
09-11
VerilogHDL实现双线性插值视频实时缩放，源码及说明文档
FPGA高端项目：Xilinx Kintex7 系列FPGA纯verilog图像缩放工程解决方案 提供4套工程源码和技术支持
热门推荐
qq_41667729的博客
01-31 1万+
本文使用Xilinx的Kintex7 FPGA纯verilog代码实现图像缩放，视频源有两种，分别对应开发者手里有没有摄像头的情况，一种是使用廉价的OV5640摄像头模组；如果你得手里没有摄像头，或者你得开发板没有摄像头接口，则可使用代码内部生成的动态彩条模拟摄像头视频；视频源的选择通过代码顶层的`define宏定义进行，默认使用ov5640作为视频源；使用纯verilog代码实现的图像缩放模块做输入图像的缩小或放大；图像缩放模块支持领域插值和双线性插值2种算法，通过模块顶层参数选择；缩放后的图像经过fif
vivado 查看模拟波形、总线图查看器
最新发布
cckkppll的博客
04-23 1488
vivado 查看模拟波形、总线图查看器
FPGA verilog 临近插值任意比例视频缩小代码（多像素并行，能支持8K60）
qq_46621272的博客
10-07 3521
支持多像素并行处理，能支持 4K30,4K60,8K30,8K60 分辨率的视频缩小 FPGA verilog Nearest Video Scaler 临近插值视频缩小算法实现，视频分割算法，任意比例缩放，视频分割，是做视频分割的极佳选择。
图像实时缩放的FPGA实现，二次线性插值的Verilog实现。
02-27
1.例程具有说明文件； 2.例程具有仿真文件； 3.例程使用FPGA实现了二次线性插值算法。
system verilog
gaoxcv的博客
07-21 2706
quartus 和 vivado 都直接支持 system verilog（sv), sv文件的后缀为 .sv , .sv文件可以直接用quartus 和 vivado 打开 可以通过 quartus 中打开一个文件， edit → insert template 调出 system_verilog 示例 或者通过 vivado 中 tools → language template 调出 system_verilog 实列 sv 的简单语法介绍 : https://www.bil...
SystemVerilog 接口的使用与仿真
Y__Yshans的博客
04-11 868
摘要：在目前接触的项目中用到了systemverilog，研究了一下接口的使用以及如何去仿真，接口的使用非常关键，接口能够简化代码，并且方便管理。
FPGA开发 -- Vivado使用VSCode编译带图文（安装 语法校验 自动缩进 ）
herui_2的博客
11-22 1689
最近开始学习FPGA的开发，下面就我个人学习的一个阶段做一个总结与记录，以及分享我所找到的一些资料给大家做个参照~~文中有不足之处望指教。这个文章主要包含了 Vivado 的安装 以及如何使用 VSCode 进行代码部分的编写，当然也有很多其他的编辑器可以使用，开发的平台选择好了我们也可以事半功倍~~我是因为我开发STM32的时候就是使用 VSCode 编辑器进行开发的，就难得去下载其他编辑器了。
system verilog vivado 图像视频缩放代码，仿真工程
08-22
Xilinx Vivado FPGA Syetem Verilog 图像视频算法仿真，图像视频缩放算法仿真，用图片文件代替视频数据来做图像视频缩放算法仿真。临近缩放算法的仿真。 verilog bmp 文件读写 verilog 视频缩放 verilog 图像缩放 ...
system verilog vivado 图像视频缩放代码，仿真工程 硬件开发 - 嵌入式.zip
10-11
标题中的“system verilog vivado 图像视频缩放代码，仿真工程 硬件开发 - 嵌入式”揭示了本次讨论的核心内容，即使用System Verilog语言在Xilinx的Vivado环境中进行图像和视频处理的硬件设计。System Verilog是一种...
fpga图像显示、缩放、移动、旋转.zip
01-18
整个工程文件是基于quartus的。可以直接在fpga开发板上跑，本人用的是DE2-115，修改分配引脚后可用于其他fpga开发板
systemverilog（VIM常用快捷键）
06-15
这个是数字IC验证必会的一门基本功。。（VIM常用快捷键）
Vivado仿真技巧——图像仿真
weixin_51116586的博客
11-01 1355
在进行FPGA设计时利用仿真工具进行逻辑仿真是不可避免的一个过程，仿真工具（常见的就是Vivado自带的仿真工具以及Modelsim）倒是大同小异。在波形仿真时，单纯使用initial生成信号是完全不够的，特别是在进行图像仿真的时候，我们总不能用initial生成一张图片。下面将介绍一下图像仿真技巧之一，利用VGA时序将图片输入到图片处理模块当中。
FPGA verilog 临近插值任意比例视频缩放代码
qq_46621272的博客
08-25 3788
FPGA verilog Nearest Video Scaler 临近插值视频缩放算法实现，视频分割算法，任意比例缩放，不到 300 行代码，在 XILINX Artix-7 FPGA 上轻松实现 8 路 1080P60 视频分割，是做视频分割的极佳选择。
system verilog与c语言接口读取yuv图像序列
weixin_43274923的博客
05-30 642
system verilog代码 `define PIC_W 176 //图像宽`define PIC_H 144 //图像高`define FRAME 300 //总帧数`define H_CLK 5 //半周期 typedef byte unsigned ubyte_t; //读取一帧图像，num表示第几帧，读取的像素存放在数组frame中import "DPI-C" function...
视频缩放
yuchen的博客
01-07 3028
功能描述：在软件的图片控件区域显示视频，视频可以在播放的同时进行缩放而图片控件的大小不变。 视频缩放算法介绍：视频缩放算法包括最邻近插值，双线性插值，双线性三次插值，Lanczos插值算法等。算法的效率是最邻近算法>双线性插值算法>双线性三次插值>Lanczos算法，而算法的效果则恰恰相反，这里选择双线性插值算法。缩放过程中视频大小不可能总等于图片控件的大小，可以通过设置ROI区域解决这
FPGA图像处理HLS实现RGB转灰度，提供HLS工程和vivado工程源码
qq_41667729的博客
01-13 2425
图像rgb转灰度图本身很简单，用verilog代码实现也就十几行代码的事儿，那为啥还要用HLS实现呢？因为简单，可以作为HLS图像处理入门的例程，通过图像rgb转灰度图试验，可以让我们很好的入门HLS的开发，跟着我做一遍后你就会发现HLS其实没想象中的那么复杂；
使用FPGA实现的图像锐化算法（USM）设计
ZHANGHM9的博客
04-19 1087
基于的图像锐化算法（USM）设计 最近研究了图像锐化方法，使用matlab模拟了效果并实现了基于FPGA的图像锐化算法，处理效果如图1.1、图1.2所示。经过算法处理后 上图右边为锐化算法处理后的结果，月球坑的边界更加清晰。 1.图像锐化算法说明 图像锐化算法在实际的图像处理应用很广泛，例如：医学成像、工业检测和军事领域等；它的作用就是将模糊的图像变的更加清晰。常用的图像锐化算法有拉普拉斯算子、sobel算法，但是它们的效果不是很好，USM反锐化算法可以看做是拉普拉斯算子的加强版，算法具有相当的锐化能力与
紫光pds system verilog语法报错，而在vivado没有
06-09
紫光PDS和Vivado在支持SystemVerilog方面可能存在一些差异，这可能是您在紫光PDS中遇到语法错误的原因。您可以检查您的SystemVerilog代码是否符合IEEE标准，以确保代码的准确性。此外，您还可以尝试查看紫光PDS的日志或错误消息，以获得更详细的信息，以帮助您解决问题。如果您仍然无法解决问题，建议您联系紫光PDS的技术支持团队，他们将会更有经验地帮助您解决问题。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

老皮芽子

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值