FPGA 四画面视频分割逻辑框图

FPGA 四画面视频分割

视频分割：
1：多个视频流在一个显示器中显示我们称为分割。
2：多路完整的视频在一个显示器中显示（各视频可以平铺也可以互相遮挡叠加画中画）。
3：这多路视频最终显示分辨率不会超过显示器分辨率，这些视频在同一显示器中只做“缩小”不放大。

注：在前面我的文章说视频放大需要 DDR SDRAM 的支撑，是指在画面拼接的模式下，是一个画面裁出一个小的局部放大到全屏。这是需要 DDR SDRAM 的支撑的。我们这个例子里，不需要。因为输入的视频不是视频的局部，是全屏视频。用较大的 FIFO 和较高的系统时钟 166MHz 可以不需要依赖 DDR SDRAM。这个例子中的分割器的第一级缩放，是可以放大的。不过不能将高帧率的视频放大到1080P。

FPGA 多屏多画面视频拼接器
采用FPGA构建数字视频矩阵的一些设计思路和设计需求
FPGA 四画面视频分割逻辑框图
FPGA 四画面视频拼接单元逻辑框图
FPGA 视频处理中外部SDRAM的作用
FPGA 处理视频SDRAM带宽计算
FPGA 处理视频SDRAM带宽计算(四画面视频分割器)