FPGA 处理视频SDRAM带宽计算(四画面视频分割器)

FPGA 四画面视频分割器SDRAM的带宽计算

1080P60 四画面分割器，将四路视频缩小后的在一个屏上输出1080P60。
按2x2 田字四画面分割器举例，见下图，四路视频缩小后进内存，一路视频出内存送显示屏。四路视频进内，一路视频出内存。这个方案需要占用
1920x1080x60x(4+1)/0.8 = 780MHz@32 带宽。

按上面计算结果做这个产品硬件设计时需要选大于 800MHZ@32bit 或 400MHZ@64bit 内存方案 （DDR/DDR2/DDR3/DDR4）

**仔细再琢磨 **，在做产品设计时很多事情都需要反复琢磨，发自肺腑的琢磨才能做出满意的方案。
实际上这四路视频最终只组成了一个1080的画面，也就是说这4路视频实际进内存的数据量只有一路视频1920x1080的数据量。
这样计算该方案需要占用
1920x1080x60x(1+1)/0.8 = 312MHz@32 带宽。
仔细再琢磨，横向扩展琢磨，超过四画面，不是田字型分割是多个视频任意位置、叠加、画中画等分割，多个输入视频写内存的数据实际上只有一路视频1920x1080的数据量。

实际上做多画面分割器这个产品硬件设计时需要选大于 333MHZ@32bit 或 666MHZ@16bit 内存方案 （DDR/DDR2/DDR3/DDR4）
注：在前面我的文章说视频放大需要 DDR SDRAM 的支撑，是指在画面拼接的模式下，是一个画面裁出一个小的局部放大到全屏。这是需要 DDR SDRAM 的支撑的。我们这个例子里，不需要。因为输入的视频不是视频的局部，是全屏视频。用较大的 FIFO 和较高的系统时钟 166MHz 可以不需要依赖 DDR SDRAM。这个例子中的分割器的第一级缩放，是可以放大的。不过不能将高帧率的视频放大到1080P。

FPGA 多屏多画面视频拼接器
采用FPGA构建数字视频矩阵的一些设计思路和设计需求
FPGA 四画面视频分割逻辑框图
FPGA 四画面视频拼接单元逻辑框图
FPGA 视频处理中外部SDRAM的作用
FPGA 处理视频SDRAM带宽计算
FPGA 处理视频SDRAM带宽计算(四画面视频分割器)