set_ideal_network的设置

已于 2024-01-17 17:13:43 修改
阅读量934 收藏 11
点赞数 8
分类专栏： pt 文章标签： 后端
于 2024-01-17 17:12:30 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_47912980/article/details/135655435
版权

在pt工具里，设置某条timing path上的指定clock的 network为ideal network

set_ideal_network [all_fanin -from CK1 -to DFF1/CP -flat]

set_ideal_network [all_fanin -from CK2 -to DFF2/CP -flat]

clock cell delay在设置后都会变为0，可以看看如果树平setup和hold会有多少margin。

DC综合时set_ideal_network -no_propagate
hzmscut的博客
07-30 1164
在Design Compiler (DC) 综合过程中，命令用于指定理想网络（ideal network），这些网络通常不会被综合工具修改。这些网络的延迟和负载被忽略，从而简化了综合过程。
SDC命令详解：使用set_ideal_network命令进行约束
前进，才知道自己的渺小
03-07 1138
SDC命令详解set_ideal_network命令可以将当前设计中的一组端口或引脚标记为理想网络源（设置端口或引脚对象的ideal_network_source属性为true），且在一定情况下，理想属性会沿着组合逻辑进行传播。不要使用set_ideal_net设置理想线网，它已经被set_ideal_network命令替代。如果想要移除理想网络，使用remove_ideal_network命令。
sdc约束设计：set_ideal_network
Jackiezhang1993的博客
01-10 8322
1、set_ideal_network 将设计中的一组端口或管脚标记为理想网络。使得目标的电阻电容都是0，而且cell和net都会dont_touch（综合不做任何优化），都是0延迟。比dont_touch更野蛮，ideal_network不再计算延迟。 设置ideal_network，免除时序相关的分析和优化、取消相关约束（Design Rule Constaints，比如max_capacitance、max_fanout、max_transition等）。 默认set_id...
set_ideal_network
zya1314125的博客
09-18 4350
set_ideal_network
set_ideal_network和set_dont_touch_network
weixin_30568591的博客
08-21 7808
http://hi.baidu.com/%EC%F8%CA%A61988/blog/item/e0f00a826078d7b40df4d2ce.html set_ideal_network用来对port，pin，net来设置ideal_network属性，所谓的ideal_network属性就是0电阻0电容+所有的cell和net都dont_touch。因此就会0转换时间，0延...
set_dont_touch_network 和set_ideal_network
xusong666的博客
11-08 581
是不进行DRC规则检查。对于set_dont_touch_network命令设置了dont_touch 属性的对象，工具虽然也不会插入buffer但是还是会进行DRC规则检查，如果fanin fanout 违反规则，工具还是会给出警告。总的来说set_ideal_network 命令会将作用的电路指定为。
sdc文件里面的set_ideal_network如何设置内部信号
06-09
在SDC文件中，set_ideal_network命令用于指定时钟、复位和其他时序信号的...需要注意的是，set_ideal_network命令只是一种设置时钟、复位和其他信号的理想延迟的方式，具体的用法和实现可能会因设计的不同而有所变化。
DC综合里面的set_ideal_network如何设置内部信号
06-09
在DC综合中，set_ideal_network函数是用于设置理想时钟、复位和其他信号的函数。DC综合中的内部信号可以通过set_ideal_network函数中的参数进行设置。具体实现步骤如下： 1. 在设计中定义内部信号的名称和类型，...
set_ideal_network -no_propagate
最新发布
04-04
### 关于 `set_ideal_network` 和 `no_propagate` 的使用或错误解决方案 #### 背景介绍 在网络配置验证领域，函数 `set_ideal_network` 可能用于定义网络的理想状态模型[^1]。该理想状态通常表示期望的网络拓扑结构...
set_ideal_network [get_ports rst_n]
06-09
在SDC文件中，set_ideal_network命令可以用于指定时钟、复位和其他时序...需要注意的是，set_ideal_network命令只是一种设置时钟、复位和其他信号的理想延迟的方式，具体的用法和实现可能会因设计的不同而有所变化。
DC综合中的set_ideal_network具体用法
06-09
在DC综合中，set_ideal_network函数用于指定理想时钟、复位和其他信号。...需要注意的是，set_ideal_network函数只是一种设置时钟、复位和其他信号的方式，具体的用法和实现可能会因设计的不同而有所变化。
综合里dont_use/dont_touch/ideal_network的理解
热门推荐
学而不思则罔，思而不学则殆
04-20 2万+
先简单记录一下自己的理解，下一步看看官方文档的描述。dont_use dont_touch ideal_networkdont_use部分单元库的单元，由于工艺、性能功耗面积等原因，工艺厂商建议或者后端建议，不要使用的单元。在综合步骤设置dont_use属性，就可以避免综合使用这些单元。dont_touch对目标模块，设置dont_touch属性。会使得该目标模块，不进行任何优化。 常见， 比如
时序约束，STA
mikiah的专栏
08-31 1万+
(1) clock Q1.1什么是同步时钟？ 时钟频率是整倍数，并且相互之间的相位是固定而且相差可预知的，才可以称得上是同步时钟。其他的都算异步时钟。 比如， 5M，10M是同步 2M，3M一般算异步 一个时钟，输出到另一个芯片中，转一圈后，以同样的频率返回到自己的芯片，因为无法确定时钟在另一个芯片里面的latency，所以输出的时钟与输入的时钟算异步 一个时钟进到2个PLL，就算那
数字逻辑综合工具-DC-11——一些其它命令和综合之后的文件
qq_43365647的博客
10-30 6788
对于reset 和clock这种大扇出的信号来说，必须要人为设置为ideal network，不要让DC动它，因为线负载模型对于这些大扇出的情况估算不准。 如果不添加don’t touch属性的话，DC会在很长的一根线上插入很多负载。 一般set_ideal_network 的对象是port或者pin，net也有，比较少见。 全是ideal network的信号经过一些逻辑还是ideal的...
EDA12--DC脚本命令（一）
one11070910的博客
12-10 6365
初步介绍DC操作命令脚本，包括启动、读入与链接、工作环境、输入输出负载、规则约束、时序定义、时钟定义I/O口定义、组合逻辑约束、时序逻辑定义、设计面积约束。介绍了命令的格式和具体操作示例，最后附带一个小练习。
数字逻辑综合工具-DC-04 ——怎样增加时序约束(Timing Constraints)
qq_43365647的博客
10-18 7766
数字逻辑综合工具-DC-04 ——怎样增加时序约束（Timing Constraints） 逻辑综合的过程为：转化 优化 映射 另外还有环境约束和面积约束 时序有三个大的方面 input logic paths internal paths output paths 一个项目需要有一个spec即设计说明书 里面有项目的一些要求【文字性的描述】 （功能要求 性能要求） 逻辑综合需要添加满足这些要求的...
数字集成电路全流程设计、仿真、综合以及版图等设计，使用centos中EDA软件。包括vcs仿真、DC综合、FM形式验证、Astro版图设计、物理验证、PT时序分析等各步骤
wcy
04-08 9086
数字集成电路从RTL设计到版图实现是一个复杂的流程，此设计是在以前用verilog编写的单周期CPU的基础上，完成了整个数字集成电路的设计流程，完成了版图，并通过了RTL级仿真、门级仿真和物理验证。 数字集成电路全流程设计是一个复杂的过程，本设计都前端设计较为完整，后端较为粗略
静态时序分析：ideal_clock、propagated_clock以及generated_clock的关系及其延迟计算规则（一）
前进，才知道自己的渺小
06-26 3644
静态时序分析理想时钟(ideal_clock)、传播时钟(propagated_clock)是两种相对的时钟，理想时钟用于时钟树综合(CTS)前，而传播时钟用于时钟树综合后。生成时钟(generated_clock)用于定义一个由另一个时钟（被称为主时钟(master_clock)）派生出的时钟，例如一个分频时钟，这么做的目的是因为DC无法自动由触发器时钟端的时钟推断出其输出端的分频时钟，本文旨在理清这三者之间关系。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值