一、简介
1.PIO
(Palallel input/output
)IP核
- 名称:又叫并行输入输出口。
- 作用:为用户逻辑和外围器件提供了简单的I/O控制。
- 用户逻辑:用
Verilog
来实现的逻辑电路。
- 用户逻辑:用
PIO
IP核示意图
- 图中IP核被配置成了双向端口,方向寄存器(
direction
)配置三态门以决定PIO
IP核是作为输入端口还算输出端口。- 图中
PIO
为Avalon-MM
从端口和通用I/O端口提供了一个存储器印射(memory-mapped
)接口。
Avalon-MM
从端口:为Qsys里互联总线的端口- 通用
I/O
端口既可以指Verilog
实现的硬件设计,又可以指FPGA
芯片上的管脚。- 即通过
Avalon-MM
接口对I/O
接口的映射,来实现对外围器件的控制。
PIO
IP核的应用例子:
PIO
的核的左侧是从端口,右侧是I/O端口,I/O端口不仅可以与FPGA的管脚进行连接,它还可以与片内用户逻辑进行连接(Verilog语言所完成的电路部分)
PIO
IP核的寄存器描述
偏移量:即每个寄存器的地址。
data
:数据寄存器
direction
:方向寄存器
interruptmask
:中断寄存器
edgecapture
:边沿捕获寄存器
二、基于Nios II软核实现流水灯
(一)实验任务
- 实现LED流水灯
- 上电自启动
(二)硬件设计
1.以上个实验为基础:FPGA——基于Nios II的hello world.
2.打开Qysy
,打开上一个实验的Qysy
系统,添加PIO
IP核
-
输入框搜索:
-
双击添加并配置:
-
连接时