educoder数字逻辑实训：加法器设计（Logisim）

第1关：半加器设计

任务描述

本关任务：利用在Logisim中的“组合逻辑分析”工具自动生成半加器电路。

第2关：全加器设计

任务描述

本关任务：请根据教材中的全加器原理图在Logisim中手工绘制全加器电路。

第3关：行波进位加法器设计

任务描述

本关任务：在Logisim中，利用上一关设计的全加器FA级联设计一个4位的行波进位加法器。

第4关：1位十进制加法器设计 

任务描述

本关任务：在Logisim中，利用上一关的4位加法器来设计一个1位十进制数（8421BCD）加法器电路。