SCLK时钟信号可以高电平有效也可以低电平有效

时钟极性(CPOL)定义了时钟空闲状态电平，时钟相位(CPHA)定义数据的采集时间。

CPHA=1，在时钟的第二个跳变沿（上升沿或下降沿）进行数据采样，在第1个边沿发送数据CPHA=0，在时钟的第一个跳变沿（上升沿或下降沿）进行数据采样，在第2个边沿发送数据
所以当CPOL=1，表示当空闲状态SCLK=1时，它的有效状态就是SCLK处于低电平时，反之亦然。

而我们一般用的都是CPHA=1，CPOL=1时，此时空闲状态SCLK处于高电平，在第一个边沿触发（下降沿）时数据发送，在上升沿时进行数据采集。