HDLBits
♂793
这个作者很懒,什么都没留下…
展开
-
HDLBits刷题之2.2.9----Verilog Language----Vectors----More replication
【代码】HDLBits刷题之2.2.9----Verilog Language----Vectors----More replication。原创 2023-08-20 17:24:08 · 68 阅读 · 1 评论 -
HDLBits刷题之2.2.8----Verilog Language----Vectors----Replication operator
根据语法分析,可以使用{5{1'b1}}来代表5'b11111,用{2{a,b,c}}来代表{a,b,c,a,b,c},用{3'd5, {2{3'd6}}}表示9'b101_110_110。题目意思是让我们将低位的数扩展成高位的数,且其最终数值和符号都保持不变。最高位为符号位,我们只需要将其符号位扩展至题目要求数即可,从8位扩展至32位则只需将最高位进行扩展即可。原创 2023-08-20 17:18:01 · 81 阅读 · 1 评论 -
HDLBits刷题之2.2.7----Verilog Language----Vectors----Vector reversal 1
【代码】HDLBits刷题之2.2.7----Verilog Language----Vectors----Vector reversal 1。原创 2023-08-20 17:06:50 · 66 阅读 · 1 评论 -
HDLBits刷题之2.2.6----Verilog Language----Vectors----Vector concatenation operator
【代码】HDLBits刷题之2.2.6----Verilog Language----Vectors----Vector concatenation operator。原创 2023-08-20 17:02:09 · 77 阅读 · 1 评论 -
HDLBits刷题之2.2.5----Verilog Language----Vectors----Four-input gates
题目意思是建立一个3位输入电路,让这3位的每一位与,或,异或起来。即若定义一个3位输入变量 input[2:0] a;则 out_and = a[2]&a[1]&a[0];下面这种方法则等效与上面的方法。原创 2023-08-20 16:56:51 · 112 阅读 · 1 评论 -
HDLBits刷题之2.2.4----Verilog Language----Vectors----Bitwise operators
题目意思是建立一个用两个3位输入的信号。分别通向左边的三个逻辑门电路,其中第一个要求a[0] | b[0],a[1] | b[1],a[2] | b[2],按照一位一位来进行逻辑判断。第二个要求a||b,a,b都为真,则逻辑门输出真(1)。第三个则是将a,b信号取反后综合在一起。原创 2023-08-20 16:44:42 · 123 阅读 · 1 评论 -
HDLBits刷题之2.2.3----Verilog Language----Vectors----Vector part select
题目意思很明显,要求把左边形式变成右边。原创 2023-08-20 16:36:29 · 95 阅读 · 1 评论 -
HDLBits刷题之2.2.2----Verilog Language----Vectors----Vectors in more details
题目意思是建立一个电路,输入为16位,将输入拆分成两个8位的输出。原创 2023-08-20 09:51:01 · 54 阅读 · 1 评论 -
HDLBits刷题之2.2.1----Verilog Language----Vectors----Vectors
题目意思是建立一个3位通道输入,然后输出一个整的,另外分别将每个通道输出。原创 2023-08-19 13:38:07 · 56 阅读 · 0 评论 -
HDLBits刷题之2.1.8----Verilog Language----Basics----7458 chip
【代码】HDLBits刷题之2.8----Verilog Language----Basics----7458 chip。原创 2023-08-19 13:25:53 · 107 阅读 · 0 评论 -
HDLBits刷题之2.1.7----Verilog Language----Basics----Declaring wires.
【代码】HDLBits刷题之2.7----Verilog Language----Basics----Declaring wires。原创 2023-08-19 13:15:03 · 48 阅读 · 0 评论 -
HDLBits刷题之2.1.6----Verilog Language----Basics----XNOR gate
【代码】HDLBits刷题之2----Verilog Language----Basics----6XNOR gate。原创 2023-08-19 13:02:59 · 50 阅读 · 0 评论 -
HDLBits刷题之2.1.5----Verilog Language----Basics----NOR gate
【代码】HDLBits刷题之2----Verilog Language----Basics----NOR gate。原创 2023-08-19 12:42:58 · 69 阅读 · 0 评论 -
HDLBits刷题之2.1.4----Verilog Language----Basics----AND gate
题目意思是根据上图创建一个与门电路,可以&符号来表示与逻辑,代码如下所示。原创 2023-08-19 12:38:17 · 40 阅读 · 0 评论 -
HDLBits刷题之2.1.3----Verilog Language----Basics----Inverter
题目意思是创建一个非门电路,非门电路在逻辑上是一个取反功能,使用~符号即可满足要求。原创 2023-08-19 12:31:54 · 74 阅读 · 0 评论 -
HDLBits刷题之2.1.2----Verilog Language----Basics----Four Wire
题目意思是建立一个拥有3输入和4输出的模块,像上面这个图一样连接起来。原创 2023-08-19 12:26:02 · 44 阅读 · 0 评论 -
HDLBits刷题之2.1.1----Verilog Language----Basics----Simple Wire
题目意思是创建一个拥有一个输入和一个输出的模块,且输入和输出的关系像一根线一样连接起来。原创 2023-08-19 12:17:51 · 46 阅读 · 0 评论 -
HDLBits刷题之1-----Getting Started
题目意思是建立一个没有输入和只有一个输出的电路,并且这个输出总是为0(逻辑低电平)。原创 2023-08-19 12:01:09 · 45 阅读 · 0 评论