![](https://img-blog.csdnimg.cn/20201014180756922.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字电子技术基础
文章平均质量分 70
学习数电知识
廊桥遗梦728
开始学习数电
展开
-
常用时序逻辑电路模块:计数器
计数是一种最简单基本的运算。计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能。是数字系统中种类最多、应用最广的时序逻辑电路。计数器分类按时钟分类同步、异步按容量分类例如十进制、六十进制等计数增减分类加法、减法、可逆(加/减)按数字编码分类二进制、二-十进制、格雷码等。原创 2024-05-30 23:26:02 · 608 阅读 · 0 评论 -
常用时序逻辑电路模块:移位寄存器
移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入、并行输出,也可以串行输入、串行输出,还可以并行输入、串行输出;串行输入、并行输出,十分灵活,用途也很广。:异步置零端,低电平时有效(不受时钟信号CLK控制),可直接将Q0、Q1、Q2、Q3置0;此电路实现了串行输入、并行输出、串行输出功能;前一级输出信号为后一级输入信号,实现了移位功能。同时,四个D触发器使用同一时钟信号,且触发方式相同(均为上升沿触发),为同步时序逻辑电路。存储N位二进制数据的寄存器需要N个触发器组成。原创 2024-05-27 19:45:36 · 316 阅读 · 0 评论 -
常用组合逻辑电路模块(5):加法器
为了提高运算速度,必须减少进位信号逐级传递所消耗的时间。思路:使每位的进位只由被加数和加数决定,而与低位的进位无关。加到第i位的CI,一定能由Ai-1,Ai-2,...,A0和Bi-1,Bi-2,...,B0唯一确定。:只考虑两个加数本身,不考虑低位进位的加法运算。:能完成被加数、加数和低位进位信号的相加的运算。依次将低位全加器的进位输出端CO接到高位的进位输入端CI,就可以构成。缺点:电路结构复杂。:低位运算结束产生进位后,高位才能开始全运算,显然运算速度慢。其中,CO为进位输出端,S为求和输出端。原创 2024-04-13 13:27:43 · 320 阅读 · 0 评论 -
常用组合逻辑电路模块(4):数值比较器
在数字系统中,特别是在计算机中,常需要对两个数的大小进行比较。而数值比较器就是对两个二进制数A、B进行比较的逻辑电路。比较结果有A>B、A=B、A<B三种情况。原创 2024-04-13 00:38:47 · 2046 阅读 · 0 评论 -
常用组合逻辑电路模块(3):数据选择器
数据选择:指经过选择,将多路数据中的某一路数据传到公共数据线上。(相当于多个输入的单刀多掷开关)数据选择器:能实现数据选择功能的逻辑电路。也称多路选择器或多路开关。如下图为4选1数据选择器:对于4选1数据选择器,最常见的芯片为74LS153,其内部有两个4选1数据选择器。工作原理:给A1、A0一组信号,比如10,就相当于给了一个二进制数字2,也就相当于选通了D2这个输入端,此时Y输出的就是D2的信号;D2是什么,Y就输出什么。真值表地址输入输出A1A0Y00D001D110D2。原创 2024-04-12 22:45:29 · 2451 阅读 · 2 评论 -
常用组合逻辑电路模块(2):译码器
译码器(Decoder)的逻辑功能是将每个输人的二进制代码译成对应的输出高、低电平信号或另外一个代码或一个脉冲。因此,译码是编码的逆过程。译码器的种类很多,但它们的工作原理和分析设计方法大同小异,其中二进制译码器、二-十进制译码器和显示译码器是三种最典型,使用十分广泛的译码电路。原创 2024-04-12 00:10:01 · 2900 阅读 · 0 评论 -
常用组合逻辑电路模块(1):编码器
用一组二进制数来表示输入的信息称为编码。具有编码功能的逻辑电路称为编码器。例如,当我们办理移动电话时,通信公司给我们设定一个号码,就叫做编码,显然这个号码与你本人是等同的。编码器分类:编码器有普通编码器和优先编码器之分,其中普通编码器又分为二进制编码器和十进制编码器。原创 2024-04-11 18:43:46 · 415 阅读 · 0 评论 -
组合逻辑电路中的竞争与冒险
得到F=AB+A'C+BC,多了BC并不影响结果,此时当B=C=1时,F=A+A'+1=1。电容两端的电压不会发生突变,当电压上升的时候,实际上是对电容的充电的过程,由于尖峰脉冲非常窄,所以刚充电一点就会立刻放电,从而达到削弱脉冲的效果。实际上,信号经过逻辑门需要一定的时间。根据电路图,观察输入变量到达输出端的多个路径上经过的门电路器件的数量是否不同,如果不同,则有可能出现竞争-冒险现象。去掉其余变量(也就是将其余变量取固定值 0 或 1),留下有竞争能力的变量,如果表达式为 F=A+A',就会产生。原创 2024-04-09 13:58:34 · 598 阅读 · 0 评论 -
CMOS传输门与三态输出门电路
的应用比较广泛,在数字电路和模拟电路中均有作用。在数电中:作为基本单元电路构成各种逻辑电路;在模电中:可在取样-保持电路、斩波电路、数模转换器中传输模拟信号,所以又叫。原创 2024-04-05 16:10:46 · 1529 阅读 · 0 评论 -
CMOS漏极开路门
当与电源VDD直接相连的PMOS管导通时,由于MOS管导通电阻低,此时为低阻电路,从而产生大电流,导致器件损坏。通常普通门电路输出端禁止线与。2、实现输出电平的变换(逻辑非功能)。注意:不论高低电平输出,电流均为流入。:指CMOS门电路的输出电路只有NMOS管,并且漏极通常接VDD(中间一个。通常CMOS门电路都有反相器作为输出缓冲电路。1、在实现线与的同时,避免了大电流的出现。分两种情况计算Rp的最小值与最大值。将OD门的输出端直接连接,即可实现。对于线与的弊端,通常用。3、驱动大电流负载。原创 2024-04-05 13:35:19 · 729 阅读 · 0 评论 -
CMOS逻辑门电路主要技术参数
随着负载门数的增加,所需的充电电流也会增大。因此,高电平电压会降低。理想的数字系统既要速度高,也有功耗低,这是较难的。在数字系统中,各逻辑电路之间的连线可能会受各种噪声的干扰,如:信号传输引起的噪声、信号高低电平转换引起的噪声(动态噪声)等。当输入信号跳变时,由于电容的充放电,输出电压的变化必然滞后与输入电压的变化。若增加电源电压,电路的工作速度变快(传输延迟时间变小),但功耗会随之增加。通常CMOS的寄生电容很小,传输延迟主要来自负载电容的充放电。为功耗电容,不是实际的电容,与电压电源和工作频率有关。原创 2024-03-30 11:36:41 · 1326 阅读 · 0 评论 -
CMOS逻辑门电路
按照制造门电路的三极管不同,分为MOS型、双极性和混合型。MOS型集成逻辑门有CMOS、NMOS、PMOS;双极型逻辑门有TTL;混合型有BiCMOS。CMOS门电路是目前使用最为广泛、占主导地位的集成电路。早期CMOS电路速度慢、功耗低,后来随着制造工艺的不断改进,CMOS门电路的集成度、工作速度、功耗和抗干扰能力远优于TTL。原创 2024-03-28 15:11:18 · 1268 阅读 · 0 评论 -
逻辑门电路概述
用来实现基本逻辑运算和复合逻辑运算的单元电路称为。原创 2024-03-10 15:54:58 · 365 阅读 · 0 评论 -
含无关项的逻辑函数及其化简
逻辑函数中,无关项是任意项和约束项的统称。指在变量的某些取值下,函数的值是任意的,或者这些取值根本不会出现,这些变量取值所对应的最小项为无关项。在表达式中“无关项”用“d”表示,在真值表或卡诺图中用“×”号或“Φ”表示。在卡诺图运算中可以在其位置填入“1”或“0”,不影响运算结果。原创 2024-02-06 23:32:41 · 1568 阅读 · 0 评论 -
数制及其转换
用一组固定的符号和统一的规则来表示数值的方法。数值的“量”才是本质,而符号是一个量在某一符号系统中的指称。(就像具体的人 才是本质,名字只是在不同的场景下的指称,可能同学喜欢叫你小名,老师却喜欢叫你大名,不管大名还是小名都指的是你)不同数制之间可以进行相互转换。原创 2024-02-03 23:27:03 · 897 阅读 · 1 评论 -
逻辑代数基础
逻辑代数是分析和设计逻辑电路的数学基础,有完整的运算规则,包括公理、定理和定律。被广泛地应用于开关电路和数字逻辑电路的变换、分析、化简和设计上,因此也被称为开关代数。随着数字技术的发展,逻辑代数已经成为分析和设计逻辑电路的基本工具和理论基础。原创 2024-02-04 16:05:46 · 1133 阅读 · 0 评论 -
逻辑函数的化简
一个逻辑函数可以写成不同的表达式形式,表达式越简单,所表示的逻辑关系越明显。化简逻辑函数的目的,就是为了降低系统的成本,提高电路的可靠性,以用最少的逻辑门实现逻辑函数。原创 2024-02-05 20:13:16 · 2045 阅读 · 0 评论