CMOS逻辑门电路主要技术参数

传输延迟时间

由于电极之间以及电极与衬底之间存在寄生电容，并且输出端通常也存在负载电容。当输入信号跳变时，由于电容的充放电，输出电压的变化必然滞后与输入电压的变化。

门电路传输延迟波形图如下：

通常CMOS逻辑门电路输出端加输出保护缓冲电路(即：反相器)，其具有互补对称性，通常。有时也常采用平均传输延迟时间。

减小传输延迟：

通常CMOS的寄生电容很小，传输延迟主要来自负载电容的充放电。

常用方法：①减小负载电容；②减小MOS管的导通电阻(提高Vdd)。

---

噪声容限

噪声容限反映了门电路的抗干扰能力。

在数字系统中，各逻辑电路之间的连线可能会受各种噪声的干扰，如：信号传输引起的噪声、信号高低电平转换引起的噪声(动态噪声)等。

噪声会叠加在工作信号上。因此数字系统的输入输出信号允许有一定的容差，容差最大幅度就称之为：噪声容限。噪声容限越大，其抗干扰能力越强。

---

功耗

功耗有动态功耗和静态功耗之分。

静态功耗：电路输出没有状态转换时的功耗。静态时CMOS管的电流很小，使静态功耗很低。

动态功耗：CMOS电路在输出发生状态转变时的功耗。分为两部分：电路输出状态转换瞬间的MOS管导通功耗和负载功耗。

对于导通功耗，在状态转换过程中有一瞬间NMOS管和PMOS管均导通，此时电流达到最大。对于此功耗可由下式表示：

其中为输出信号的转换频率、为功耗电容，不是实际的电容，与电压电源和工作频率有关。

对于负载功耗可由下式表示：

有此可得到电路的总的动态功耗：

---

扇入与扇出系数(静态)

门电路的扇入数指输入端的个数，扇出数指输出端的个数。通常扇入数直接取决于输入端个数，扇出数要考虑在正常工作状态下所能携带同类型门电路最大数。

拉电流工作情况：

当驱动门的输出端为高电平时，将有电流从驱动门拉出流入负载门，负载门电流为。

驱动门的输出电流需要向负载门的输入电容进行充电。随着负载门数的增加，所需的充电电流也会增大。当负载门数增加到一定程度时，驱动门无法提供足够的拉电流来保持高电平电压的稳定。因此，高电平电压会降低。

但不得低于高电平下限数，这就限制了负载个数。扇出数可表示为：

灌电流工作情况：

当驱动门输出端为低电平时，电流将增加，引起低电平升高。要保证不超过低电平上限：

在实际工程设计中，如果，取二者中的最小值。

---

延时-功耗积

若增加电源电压，电路的工作速度变快(传输延迟时间变小)，但功耗会随之增加。

理想的数字系统既要速度高，也有功耗低，这是较难的。高速数字系统通常以较大功耗为代价。为了衡量这种性能，用延时-功耗积作为指标，记作DP，单位为焦耳(J)：

一个逻辑门电路DP越小越接近理想状况。