基于ARM和FPGA的数字示波器设计——QMJ

前言

  本设计是一个4通道便携式数字示波器，采用DE1-SOC双核心开发板进行设计。示波器的数模转换器采用LCT2308芯片实现。整个系统的设计由两部分完成，一是完成FPGA硬件电路的设计；二是使用ARM设计系统的软件功能。
  本便携式数字示波器具有体积小、重量轻及低功耗的优点。使用的工具包括：Quertus II 18.0，Modelism，逻辑分析仪，嵌入式linux -SD系统启动卡。
  目前实现的功能，可以调整波形信号在显示器中进行上下平移，时间轴缩放及纵轴缩放。

一、便携式数字示波器设计

1.1 设计原理及思路

  示波器设计如图1-1所示，DE1-SOC开发板通过板载LCT2308芯片采集模拟信号。使用ARM通过轻量级HPS-to-FPGA桥连接的IP核PIO，控制FPGA模块，此IP核PIO被定义为CFG端口。CFG端口会连续传输32bit数据，其中8bit用于识别FPGA模块，其余24bit属于FPGA模块的控制参数。
  adc.v模块通过SPI总线与LCT2308芯片连接，并从LCT2308芯片被设置的采样通道中获取波形数据。
  然后将这些波形数据送入到time_scaler.v模块，该模块以N个波形数据舍弃N-1个的方式实现所需的有效采样率。
波形数据传递到触发模块，这些波形数据也被传递到触发器模块，该触发模块将等待外界和来自触发器模块的触发信号。当两个触发信号发生时，触发模块开始存储接下来的640个数据点，并将波形数据写入到片上存储器SRAM。
  vga.v读取片上存储器中的波形数据，将波形数据转换成像素数据发送至VGA。

图1-1 示波器设计流程图

1.2 系统技术指标

波形电压：0V~4.096V
测量频率范围：0~500KHz
存储深度：640
采样通道：4通道
显示模式：640*480@60Hz
VGA时钟频率：25MHz
FPGA时钟频率：50MHz

二、示波器各模块作用

2.1 LCT2308介绍

  DE1-SOC开发板板载LCT2308（ADC）结构如图2-1所示，是一款12bit高精度逐次逼近型模数转换芯片，拥有 8 个模拟输入通道，具有高达 500 kSPS 的采 样速率以及一个兼容串行外设接口(SPI) 。

图2-1 LCT2308

图2-2 SPI总线

  SPI总线包括4条逻辑线，定义如下：
  CONVST：片选信号，由主机发送，以控制与从机的通信，低电平为有效信号；
  SCK：串行时钟信号，由主机产生发送给从机；
  SDI：主机输出，从机输入（数据来自主机），选择LCT2308的采样通道；
  SDO：主机输入，从机输出（数据来自从机），传输采样数据。
  注：产生时钟的一侧称为主机，另一侧称为从机。

2.2 adc.v模块介