题目:
Sim/circuit8
解题:
module top_module (
input clock,
input a,
output p,
output q );
reg q_mid=1;
assign p=clock?a:p;
always@(negedge clock)begin
q_mid=p;
end
assign q=q_mid;
endmodule
结果正确:
注意点:
在一个没有固定初始值时候,可以通过一个中间变量来过渡赋值。