Verilog练习笔记（四选一多路选择器）

橙子葉

已于 2022-07-26 12:59:24 修改

阅读量4.2k

点赞数 2

分类专栏： Verilog练习笔记文章标签： fpga开发学习前端

于 2022-07-26 12:51:36 首次发布

本文链接：https://blog.csdn.net/m0_69680456/article/details/125989536

版权

本文记录了一位FPGA初学者使用Verilog实现四选一多路选择器的过程，包括三种方法：case语句、if...else...语句和三目运算符。内容涵盖状态转换、波形示意图、输入输出描述以及解题参考链接。

摘要由CSDN通过智能技术生成

制作一个四选一的多路选择器，要求输出定义上为线网类型

状态转换：

d0    11
d1    10
d2    01
d3    00

信号示意图：

波形示意图：

输入描述：

输入信号 d1,d2,d3,d4 sel
类型 wire

输出描述：

输出信号 mux_out
类型 wire

方法1（case语句）：

module mux4_1(
    d0 ,
    d1 ,
    d2 ,
    d3 ,
    sel,
    mux_out
);

//port attribute
input  wire [1:0] d0     ;
input  wire [1:0] d1     ;
input  wire [1:0] d2     ;
input  wire [1:0] d3     ;
input  wire [1:0] sel    ;
output wire [1:0] mux_out;

//register